Title: A VHDL primer