Timing-Optimierung beim physikalischen Layout von nicht-hierarchischen Designs hochintegrierter Logikchips
By: Jürgen Schietke
Contributors: Universität Bonn
Published: 1999
Language: ger
Number of pages: 149
Notes: Thesis (doctoral)--Rheinische Friedrich-Wilhelms-Universität Bonn, 1999.