Der RISC-Prozessor TOOBSIE
Subtitle: Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
By: von Ulrich Golze
Publisher: Vieweg+Teubner Verlag
Published: 1995
Place of publication: Wiesbaden
Language: ger
Format: [Elektronische Ressource] :
Number of pages: 431
ISBN-13: 9783322895516; 9783322895523
Subjects: Engineering; Engineering, general
Notes: . . . . . . . . . . . . . . . . . . . . . 52 4. 1. 5 Die Status-Forwarding-Logik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 4. 1. 6 Die Status-Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 4. 1. 6. 1 Die PF-Stufe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 4. 1. 6. 2 Die IF-Stufe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 4. 1. 6. 3 Die ID-Stufe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 4. 1. 6. 4 Die EX-Stufe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . 3 3 Das Interpreter. Modell als VERILOG-Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 4 Das Grobstrukturmodell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 4. 1 Die Pipeline-Control-Unit PCU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 4. 1. 1 Die RESET-Logik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 4. 1. 2 Die Interrupt-Logik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 4. 1. 3 Die PC_BUS-Logik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . '" . . . . . . . . . . 51 4. 1. 4 Die BCU-Logik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Das Buch VLSI-Entwurf eznes RISC-Prozessors behandelt den modernen Chip-Entwurf, indem als großes Beispiel der reale Prozessor TOOBSIE entworfen wird. Während in einer Einführung sicher nicht alle Einzelheiten interessieren, möchten Experten den Entwurf gleichwohl an ausgewählten Stellen oder sogar vollständig "bis ins letzte Bit" verstehen oder ihn als Basis für die Entwicklung eigener CAD-Werkzeuge oder Entwurfsmethoden verwenden. Daher enthält dieser Hintergrundband eine detaillierte Spezifikation aller RISC-Befehle, das Interpreter-Modell mit Simulationsergebnis, Kommentare zu den Controllern und der Systemumgebung des Grobstrukturmodells sowie erste Simulationen, das umfangreiche HDL-Modell selbst und schließlich alle graphischen "Schematics" des Gattermodells mit Kommentaren. Bilder und Tabellen sind je Kapitel gemeinsam durchnumeriert. E2, H2 und öl2 beziehen sich auf das zweite Kapitel des Einführungsbuches, dieses Hintergrundbandes bzw. .

der Diskette, wobei der Vorsatz H im vorliegenden Band entfallt. Alle Danksagungen, das Who did what, Literaturverzeichnis, Index und weitere Erläuterungen des Einführungsbandes gelten auch hier. Braunschweig, Dezember 1994 Ulrich Golze vi Vorwort Inhalt Vorwort . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . v Inhalt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . vii 1 Einleitung. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 2 Die Befehle im einzelnen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .