roelvs/syll-comparch — pull request #32 by Maliek (2014-12-02 19:45:54+00:00)
Title: Update pcarch.xml

regel 3087:De twee eerste eisen
--> eerste twee eisen

regel 3097:
De processor was via de snelle back-side bus verbonden met het cachegeheugen, dat toen nog niet (volledig) in de processor geïntegreerd was.
---> De processor was via de snelle back-side bus verbonden met het cachegeheugen, dat terwijl het nog niet (volledig) in de processor geïntegreerd was.

Over eerste twee en twee eerste kan nog een discussie ontstaan maar de zin op regel 3097 is wel redelijk 'scheef'.

Alvast een inzending van mij (Maliek Meersschaert),
als ik er nog vind, ik pas het aan!