库利-图基快速傅里叶变换算法

库利－图基快速傅里叶变换算法（）是最常見的快速傅里葉變換算法。這一方法以分治法為策略遞歸地將長度為N = N1N2的DFT分解為長度分別為N1和N2的兩個較短序列的DFT，以及與旋轉因子的複數乘法。這種方法以及FFT的基本思路在1965年詹姆斯·庫利和約翰·圖基合作發表《An algorithm for the machine calculation of complex Fourier series》之後開始為人所知。但後來發現，實際上這兩位作者只是重新發明了高斯在1805年就已經提出的算法（此算法在歷史上數次以各種形式被再次提出）。

库利－图基算法最有名的應用，是將序列長為N的DFT分割為兩個長為N/2的子序列的DFT，因此這一應用只適用於序列長度為2的冪的DFT計算，即基2-FFT。實際上，如同高斯和库利與图基都指出的那樣，库利－图基算法也可以用於序列長度N為任意因數分解形式的DFT，即混合基FFT，而且還可以應用於其他諸如分裂基FFT等變種。儘管库利－图基算法的基本思路是採用遞歸的方法進行計算，大多數傳統的算法實現都將顯示的遞歸算法改寫為非遞歸的形式。另外，因為库利－图基算法是將DFT分解為較小長度的多個DFT，因此它可以同任一種其他的DFT算法聯合使用。

複雜度
離散傅立葉變換的複雜度為（可參考大O符號）

快速傅立葉變換的複雜度為，分析可見下方架構圖部分，級數為而每一級的複雜度為，故複雜度為

 蝶形結 
在FFT演算法中，使用到的蝶形結可以分為Cooley-Tukey和Gentleman-Sande兩種，而他們進行的運算互為對方的逆運算，同時對應了DFT和IDFT當中會使用到的運算單元。

在Cooley-Tukey蝶形結當中，上下兩列的輸出分別為：




而在Gentleman–Sande蝶形結當中，上下兩列的輸出分別為：



可以注意到在進行完一次Cooley-Tukey蝶形結和Gentleman–Sande蝶形結的運算之後，原先輸入的(a, b)會變成(2a, 2b)，而這項常數倍的差異可以在所有的蝶形結運算結束後再處理，不需要直接改變這兩項蝶形結運算單元的常數。

以下是這兩種蝶形運算應用在快速傅立葉轉換中性質的比較。

 Cooley-Tukey 蝶形運算: 

 組成：一個加法器、一個減法器、和一個乘法器。
 輸入順序：以位元反轉順序(bit-reversed order)輸入資料。
 輸出順序：產生以正常順序(normal order)輸出的結果，對應到分時快速傅立葉轉換(Decimation-in-Time FFT)。
 使用時機：由於輸入非按照正常順序，輸入端資料流控制較DIF-FFT更為複雜。

 Gentleman-Sande 蝶形運算: 

 組成：一個加法器、一個減法器、和一個乘法器。
 輸入順序：以正常順序(normal order)輸入資料。
 輸出順序：產生以位元反轉順序(bit-reversed order)輸出的結果，對應到分頻快速傅立葉轉換(Decimation-in-Frequency FFT)。
 使用時機：由於輸入會按照正常順序，輸入端資料流控制較DIT-FFT更為簡單。

而Utsav Banerjee等人在2019年發表的〈An Energy-Efficient Configurable Lattice Cryptography Processor for the Quantum-Secure Internet of Things〉提出了一個整合式蝶形運算單元的架構，同時包含了Cooley-Tukey蝶形結和Gentleman–Sande蝶形結的運算，以滿足在硬體實作上同時兼顧兩者的需求。

 整合式蝶形運算: 

 組成：兩個加法器、兩個減法器、一個乘法器、和四個數據多工器(MUX)。
 原理：藉由數據多工器(MUX)使得每次只有其中一個加法器和一個減法器的輸出會被使用，以此呈現原先Cooley-Tukey蝶形結和Gentleman–Sande蝶形結中的運算，在Cooley-Tukey蝶形結中會跳過前半部分的加法器和減法器，使得乘法器放置在有效的加法器和減法器之前，而Gentleman–Sande蝶形結則正好相反，跳過後半部分的加法器和減法器，使得乘法器放置在有效的加法器和減法器之後。而至於是要呈現哪一個運算單元的特性就可以根據當下輸入輸出等情況做選擇，藉此彌補硬體實作上和軟體設計相比缺乏彈性的問題，同時避免硬體資源的浪費。
 優點：

 節省資源：通過整合 Cooley-Tukey 和 Gentleman–Sande 的蝶形結構，減少硬體面積。
 提升效能：避免處理位元反轉(bit reversal)等複雜操作，提升運算效率。
 高度彈性：支援兩種變換類型以適用於多種不同應用情境。

 缺點：

 由於蝶形運算單元的組成變得複雜而使得其電路面積(area)和延遲(latency)增加，但文章中指出由於關鍵路徑不在該蝶形運算單元之內，因此並不會影響系統的整體表現，此外其造成的額外面積負擔在系統中也是微乎其微的。

時域/頻域抽取法
在FFT演算法中，針對輸入做不同方式的分組會造成輸出順序上的不同。如果我們使用時域抽取（Decimation-in-time），那麼輸入的順序將會是位元反轉排列（bit-reversed order），輸出將會依序排列。但若我們採取的是頻域抽取（Decimation-in-frequency），那麼輸出與輸出順序的情況將會完全相反，變為依序排列的輸入與位元反轉排列的輸出。

DIT與DIF的在8點FFT下的架構對照圖

時域抽取法
我們可以將DFT公式中的項目在時域上重新分組，這樣就叫做時域抽取（Decimation-in-time），在這裡將會被代換為旋轉因子（twiddle factor）。

在這邊我們要注意的是，我們所替換的G[k]與H[k]具有週期性：

还注意到系数具有对称性：

上述的推導可以劃成下面的圖：

File:DIT N8.JPG

劃紅框處所示的點DFT架構如下圖所示：

File:DIT N4.JPG

劃紅框處所示的點DFT架構如下圖所示：

File:DIT N2.JPG

下圖是一個8點DIT FFT的完整架構圖。

File:DIT N8 ALL.JPG

頻域抽取法
我們可以將DFT公式中的項目在頻域上重新分組，這樣就叫做頻域抽取（Decimation-in-frequency）。

首先先觀察在頻域上偶數項的部分：

再觀察在頻域上奇數項的部分：

上述的推導可以畫成下面的圖：

File:DIF N8.JPG

更進一步的拆解-point DFT的架構

File:DIF N4.JPG

下圖為8點FFT下-point DFT的架構

File:DIF N2.JPG

總結上述架構，完整的8點DIF FFT架構圖為

File:DIF N8 ALL.JPG

單一基底
利用库利－图基演算法進行離散傅立葉拆解時，能夠依需求而以2, 4, 8...等2的冪次方為單位進行拆解，不同的拆解方法會產生不同層數快速傅里葉變換的架構，基底越大則層數越少，複數乘法器也越少，但是每級的蝴蝶形架構則會越複雜，因此常見的架構為2基底、4基底與8基底這三種設計。
2基底
2基底-快速傅立葉演算法（Radix-2 FFT）是最廣為人知的一種库利－图基快速傅立葉演算法分支。此方法不斷地將N點的FFT拆解成兩個'N/2'點的FFT，利用旋轉因子的對稱性藉此來降低DFT的計算複雜度，達到加速的功效。

而其實前述有關時域抽取或是頻域抽取的方法介紹，即為2基底的快速傅立葉轉換法。以下展示其他種2基底快速傅立葉演算法的連線方法，此種不規則的連線方法可以讓輸出與輸入都為循序排列，但是連線的複雜度卻大大的增加。

File:Radix-2 Alt1.jpg

File:Radix-2 Alt2.jpg

4基底
4基底快速傅立葉變換演算法則是承接2基底的概念，在此裡用時域抽取的技巧，將原本的DFT公式拆解為四個一組的形式：

在這裡再利用的特性來進行與2基數FFT類似的化減方法，以降低演算法複雜度。

8基底
在库利－图基算法裡，使用的基底（radix）越大，複數的乘法與記憶體的存取就越少，所帶來的好處不言而喻。但是隨之而來的就是實數的乘法與實數的加法也會增加，尤其計算單元的設計也就越複雜，對於可應用FFT之點數限制也就越嚴格。在表中我們可以看到在不同基底下所需的計算成本。

+使用4096點FFT在不同基底下的計算量 動作  2基底  4基底  8基底 複數乘法  22528  15360  10752 實數乘法 0  0  8192 複數加法 49152  49152  49152 實數加法 0  0  8192 記憶體存取 49152  24576  16384

在DFT的公式中，我們重新定義x=[x(0),x(1),...,x(N-1)]T, X=[X(0),X(1),...,X(N-1)]T，則DFT可重寫為X=FN‧x。FN是一個N×N的DFT矩陣，其元素定義為[FN]ij=WNij(i,j ∈ [0,N-1])，當N=8時，我們可以得到以下的F8矩陣並且進一步將其拆解。

在拆解成三個矩陣相乘之後，我們可以將複數運算的數量從56個降至24個複數的加法。底下是8基底的SFG。要注意的是所有的輸出與輸入都是複數的形式，而輸出與輸入的排序也並非規律排列，此種排列方式是為了要達到接線的最佳化。

8基底FFT演算法用於8點FFT的SFG

混合基底

2/8基底
在2/8基底的演算法中，我們可以看到我們對於偶數項的輸出會使用2基底的分解法，對於奇數項的輸出採用8基底的分解法。這個做法充分利用了2基底與4基底擁有最少乘法數與加法數的特性。當使用了2基底的分解法後，偶數項的輸出如下所示。

奇數項的輸出則交由8基底分解來處理，如下四式所述。

以上式子就是2/8基底的FFT快速演算法。在架構圖上可化為L型的蝴蝶運算架構，如下圖所示。

File:Radix-2 8-Butterfly.png

而下圖表示的是一個64點的FFT使用2/8基底的架構圖。雖然2/8基底的演算法縮減了的乘法量，但是這種演算法最大的缺點是跟其他固定基底或是混合基底比較起來，他的架構較為不規則。所以在硬體上比4基底或是2基底更難實現。

File:Radix-2 8-64-point.png

2/4/8基底
為了改進Radix 2/8在架構上的不規則性，我們在這裡做了一些修改，如下圖4.。此修改可讓架構更加規則，且所使用的加法器與乘法器數量更加減少，如下表所示。
+ 8n點FFT在不同演算法下所需複數乘法量 N=8n  2基底  4基底  2/4混合基底  2/4/8基底 8  2  -  2  0 64 98  76  72  48 512 1538  -  1082  824 4096 18434  13996  12774  10168  

在這裡我們最小的運算單元稱為PE（Process Element）,PE內部包含了2/8基底、2/4基底、2基底的運算，簡化過的信號處理流程與蝴蝶型架構圖可見下圖

2/4/8基底的信號處理流程與架構圖

22基底
基底的選擇越大會造成蝴蝶形架構更加複雜，控制電路也會複雜化。因此Shousheng He和Mats Torkelson在1996提出了一個2^2基底的FFT演算法，利用旋轉因子的特性：。而–j的乘法基本上只需要將被乘數的實部虛部對調，然後將虛部加上負號即可，這樣的負數乘法被定義為'簡單乘法'，因此可以用很簡單的硬體架構來實現。利用上面的特性，22基底FFT能用串接的方式將旋轉因子以4為單位對DFT公式進行拆解，將蝴蝶形架構層數降到log4N，大幅減少複數乘法器的用量，而同時卻維持了2基底蝴蝶形架構的簡單性，在效能上獲得改進。22基底DIF FFT演算法的拆解方法如下列公式所述：

N點DFT公式：

利用線性映射將n與k映射到三個維度上面

然後套用Common Factor Algorithm（CFA）

而蝴蝶型架構會變成以下形式

利用旋轉因子的特性，可以觀察出

再將此公式帶入原式中可以得到

如上述公式所示，原本的DFT公式會被拆解成多個，而又可分為BF2I與BF2II兩個階層，分別會對應到之後所介紹的兩種硬體架構。

一個16點的DFT公式經過一次上面所述之拆解之後可得下面的FFT架構

File:Radix-22 16point.png

可以看出上圖的架構保留了2基底的簡單架構，然而複數乘法卻降到每兩級才出現一次，也就是次。而BF2I以及BF2II所對應的硬體架構下圖：

BF2 I BF2 II

其中BF2II硬體單元中左下角的交叉電路就是用來處理-j的乘法。

一個256點的FFT架構可以由下面的硬體來實現：

File:Radix22-128point.png

其中圖下方的為一7位元寬的計數器，而此架構的控制電路相當單純，只要將計數器的各個位元分別接上BF2I與BF2II單元即可。

下表將2基底、4基底與22基底演算法做一比較，可以發現22基底演算法所需要的乘法氣數量為2基底的一半，加法棄用量是4基底的一半，並維持一樣的記憶體用量和控制電路的簡單性。

+乘法器與加法器數量比較    乘法數  加法數  記憶體大小  控制電路  R2SDF  2(log4N-1)  4log4N  N-1  簡單 R4SDF log4N -1  8log4N  N-1  中等 R22SDF log4N -1  4log4N  N-1  簡單

23基底
如上所述，22演算法是將旋轉因子視為一個簡單乘法，進而由公式以及硬體上的化簡獲得硬體需求上的改進。而藉由相同的概念，Shousheng He和Mats Torkelson進一步將旋轉因子的乘法化簡成一個簡單乘法，而化簡的方法將會在下面講解。

乘法化簡
在2基數FFT演算法中的基本概念是利用旋轉因子的對稱性，4基數演算法則是利用

的特性。但是我們會發現在這些旋轉因子的對稱特性中─

─並沒有被利用到。主要是因為的乘法運算會讓整個FFT變得複雜，但是如果藉由近似的方法，我們便可以將此一運算化簡為12個加法。

我們可以從上式注意到，可以被近似為五個加法的結果，所以就可以被簡化為只有六個加法，再算入實部與虛部的計算，總共只需12個加法器就可以運用到此一簡化特性。

File:12adder multi.png

經由與22基底類似的推導，並用串接的方式將旋轉因子以8為單位對DFT公式進行拆解，23基底FFT演算法進一步將複數乘法器的用量縮減到log8N，並同時維持硬體架構的簡單性。

推導的方法與22基底相當類似。藉由這樣的方法，23基底能將乘法器的用量縮減到2基底的1/3，並同時維持一樣的記憶體用量以及控制電路的簡單性。

一般性分解
除了常在應用中見到與相關基底的拆解法，對於更加一般性的點離散傅立葉變換問題，
我們也有辦法在理論上進行拆解，將問題化為數個與點離散傅立葉變換問題，並可對計算量進行估計。

而特別的是，透過互質在數論上的特性，對於與互質的情況，可以進一步節省一些運算，
在下面會特別分開討論。

非互質

為了避免之後的符號混淆，我們先將置換為，也就是說接著要將點離散傅立葉變換，
想辦法拆解為數個與點離散傅立葉變換問題。

接著定義要拆分的問題，要拆分的問題為點離散傅立葉變換，將轉換至：

直觀地說，這個點離散傅立葉變換，將由作為參數的函數，轉換成由作為參數的函數，
並且都有個可能的數值。

待定義好要拆分的問題，便可以開始討論如何進行拆分，基本概念是將有個可能的數值的，
分別化為個使用兩個參數進行描述的函數，並藉此將原問題化為二維度離散傅立葉變換，
便可使用數個較小的離散傅立葉變換問題描述整個過程。

而一種很直覺的轉換方式，便是透過將分別除以，
以商數與餘數來做為參數描述的值：


其中作為將除以的商數，與作為除以的餘數的相同，
具有個可能數值，同理與有個可能數值。

將上述的參數代換及帶入原式，可以得到：

將右式的指數部分乘開並分項化簡可以得到：

最後透過與，可以得到：

觀察上式，並加上括號輔助釐清運算順序我們可以得到：

最內層的運算可以視為將雙參數函數中的一個參數，透過離散傅立葉變換取代為由描述，
得到一個新函數(這步因為對每個不同，都需要做一次將取代為的轉換，
共需要個點離散傅立葉變換)：

下一層的運算則可視為單純的乘法，將與相乘，得到
(這步需要的計算量視的特殊性而會有變化)：

最後的運算可以視為將函數中，透過離散傅立葉變換取代為由描述，
得到一個新函數(這步因為對每個不同，都需要做一次將取代為的轉換，
共需要個點離散傅立葉變換)：

就成功僅使用與點離散傅立葉變換，描述了原先的點離散傅立葉變換。

而在這樣的分解下，我們使用了個點離散傅立葉變換與個點離散傅立葉變換與一些額外的乘法，
並且這些額外使用的複數乘法，
在電腦的運算架構中，如果是的倍數則不需要使用乘法，
如果是的倍數則僅需兩個實數乘法，
其他則需三個實數乘法，所以總運算量可以如下方式表示：

其中是傅立葉所需乘法數，是傅立葉所需乘法數，
是需三個實數乘法組合個數，是需兩個實數乘法組合個數。

而常見以為基底的分解則是為了使離散傅立葉變換所需乘法數為零，這樣就僅需考慮上面提到的額外乘法，可以提高效率也有較簡單的結構。

互質

在互質的情況下，仍是採取和上面相近的思路來將問題進行拆分，首先，為了避免之後的符號混淆，我們同樣將置換為。

接著同樣定義要拆分的問題：

接著就是和上面的算法有最大差異的部分，在將化為個使用兩個參數進行描述的函數時，
最直覺的作法便是使用商數和餘數，但在互質的情況下，可以有一些其他更具技巧性的選擇。

當互質，對所有我們可以找到唯一且不重複的一組使得：

其中，代表取餘數的意思，是一個整數。

例如假設，則對應到的就是，
有。

並且對所有的組合(有組)，都對應到一個特定不重複的。

同理我們可以把表示為的雙參數函數：

將上述的參數代換及帶入原式，可以得到：

接著透過一次的展開化簡及應用可得：

再將帶入並再透過一次的展開化簡及應用可得：

觀察上式，並加上括號輔助釐清運算順序我們可以得到：

內層的運算可以視為將雙參數函數中的一個參數，
透過離散傅立葉變換取代為由一個與有關的變數描述，
得到一個新函數(這步因為對每個不同，都需要做一次將取代為的轉換，
共需要個點離散傅立葉變換)：

外層的運算可以視為將函數中的參數，
透過離散傅立葉變換取代為由一個與有關的變數描述，
得到一個新函數(這步因為對每個不同，都需要做一次將取代為的轉換，
共需要個點離散傅立葉變換)：

最後透過與在不同時的點點數值對應關係，
就成功僅使用與點離散傅立葉變換，描述了原先的點離散傅立葉變換。

而這個方法透過聰明的選取表達的方式，使得拆解的過程中完全不需要多餘的乘法運算，
總運算量可以簡單表示為：

其中是傅立葉所需乘法數，是傅立葉所需乘法數。

雖然這個方法可以較上面的方法節省運算量，
但這個方法也牽涉較為複雜的與轉換，較為不直覺且不易理解，
也會遇到許多需要取餘數的運算，可能會需要較大的空間建表進行查表法。

最後關於實際上要如何求得與的轉換關係，
可以先透過輾轉相除法取得一對特定的使得：

然後我們可以知道對於任意整數有：

然後就可以得到：

滿足：

參考資料

Widhe, T., J. Melander, et al. (1997). Design of efficient radix-8 butterfly PEs for VLSI. Circuits and Systems, 1997. ISCAS '97., Proceedings of 1997 IEEE International Symposium on.
Lihong, J., G. Yonghong, et al. (1998). A new VLSI-oriented FFT algorithm and implementation. ASIC Conference 1998. Proceedings. Eleventh Annual IEEE International.
Duhamel, P. and H. Hollmann (1984). "Split-radix FFT algorithm." Electronics Letters 20(1): 14-16.
Vetterli, M. and P. Duhamel (1989). "Split-radix algorithms for length-pm DFT's." Acoustics, Speech and Signal Processing, IEEE Transactions on 37(1): 57-64.
Richards, M. A. (1988). "On hardware implementation of the split-radix FFT." Acoustics, Speech and Signal Processing, IEEE Transactions on 36(10): 1575-1581.
Shousheng, H. and M. Torkelson (1996). A new approach to pipeline FFT processor. Parallel Processing Symposium, 1996., Proceedings of IPPS '96, The 10th International.
Shousheng, H. and M. Torkelson (1998). Designing pipeline FFT processor for OFDM (de)modulation. Signals, Systems, and Electronics, 1998. ISSSE 98. 1998 URSI International Symposium on.

Category:快速傅立葉轉換演算法