半导体器件制造

制造过程在高度专业化的半導體製造廠中执行，也称为晶圆厂或“fabs”，其核心部分是“净室”。在更先进的半导体器件（如现代14/10/7纳米节点）中，制造过程可能需要长达15週的时间，行业平均时间则为为11-13週。在先进的制造设施中，生产完全是自动化的，自动化材料处理系统负责从机器到机器的晶圆传送。

单个裸晶在称为芯片分离或晶圓切割的过程中从成品晶圆中分离出来。然后，芯片可以进行进一步的组装和封装。

在制造工厂内，晶圓在称为FOUPs（前開式晶圓傳送盒）的特殊密封塑料盒中传送。在许多晶圆厂中， FOUPs包含内部氮气氛， 有助于防止晶圆上的铜氧化。 铜在现代半导体中用于布线。处理设备和FOUPs的内部比洁净室周围的空气更干净。这种内部气氛被称为微环境，有助于提高晶圆上工作设备的数量。这个微环境位于一个（设备前端模块）内， 它允许一台机器接收FOUPs，并将来自FOUPs的晶圆引入机器。此外，许多机器还在清洁的氮气或真空环境中处理晶圆，以减少污染并提高过程控制。 制造工厂需要大量液氮来维持生产设备和FOUPs内的气氛，这些设备不断地用氮气净化。 FOUP和EFEM之间还可以有一层气帘，有助于减少进入FOUP的湿度量，并提高产量。

制造工艺中使用的机器制造公司包括ASML、Applied Materials和Lam Research。

 特征尺寸 
特征尺寸（或工艺尺寸）由半导体制造工艺中可刻画的最窄线条宽度决定，这一测量称为线宽（linewidth）。图案化通常指光刻，它允许在制造过程中将器件的设计或图案定义到芯片上。 F2常用来表示半导体器件不同部分的面积，基于制造工艺的特征尺寸。许多半导体器件由称为单元（cell）的部分组成，每个单元代表器件的一小部分，例如存储数据的存储单元。因此，F2用于衡量这些单元或部分所占的面积。

一种特定的半导体工艺对芯片每一层上图形的最小尺寸（宽度或关键尺寸CD/Critical Dimension）和间距都有具体的设计规则。 通常，新一代的半导体工艺具有更小的最小尺寸和更紧密的间距。在某些情况下，这允许对现有芯片设计进行简单的，以降低成本、提升性能，并提高晶体管密度（单位面积上的晶体管数量），而无需重新设计。

早期的半导体工艺代际通常使用任意的命名方式（例如HMOS I/II/III/IV 和 III/III-E/IV/V）。后来，每一代新的工艺被称为技术节点或工艺节点，其名称由工艺的最小特征尺寸决定，单位为纳米（历史上也用微米），通常指该工艺的场效应管栅极长度，例如“90纳米制程”。然而，自1994年以来情况已经发生了变化，用于命名工艺节点的“纳米数”（参见国际半导体技术路线图）逐渐演变为一种营销术语，它与实际的功能性特征尺寸或晶体管密度没有统一的标准关系。

最初，晶体管栅极长度通常比工艺节点名称所暗示的数值要小（例如 350 nm 节点）；然而这一趋势在2009年发生了逆转。特征尺寸可能与营销中使用的纳米数毫无关系。

例如，英特尔过去的10纳米制程实际上在鰭式場效電晶體鳍片顶端具有7 nm的线宽，因此英特尔的10 nm工艺在晶体管密度上与台灣積體電路製造的7纳米制程相当。另一个例子是，格芯（GlobalFoundries）的12 nm和14 nm工艺的特征尺寸相近。

 晶圓製造 

典型的晶片是用极度纯净的硅以柴可拉斯基法、泡生法等方式长成直径的单晶圆柱锭（梨形人造宝石）。这些硅碇被切成晶圓大约0.75毫米厚并抛光為非常平整的表面。

一旦晶圓准备好之后，半導體製造廠便可製造由積體電路設計（IC設計）公司所設計出之晶片。很多製程步骤对于生产需要的半导体集成电路是必要的。总之，包含晶圓製造在內的整個半導體製程步骤可分成四组：
 前端工艺
 后端工艺
 测试
 封装

 晶圓加工 
在半導體製程中，不同的生产工序可归为如下四类：沉积、清除、制作布线图案、以及电学属性的调整。 

 二氧化硅 
透過熱氧化法，使晶圓上產生一層二氧化矽膜。

 金属层 
透過化學氣相沉積法（CVD）或物理氣相沉積法（PVD）在晶圓上形成金屬膜。

 互联 

 晶圓测试 

晶圓处理高度有序化的本质增加了对不同处理步骤之间度量方法的需求。晶圓测试度量设备被用于检验晶圓仍然完好且没有被前面的处理步骤损坏。当一块晶圓测量失败次数超过一个预先设定的阈值时，晶圓将被废弃而非继续后续的处理工艺。

晶圓切割

 封装 

塑料或陶瓷封裝牽涉到固定裸晶（die）、連接裸晶墊片至封裝上的針腳並密封整塊裸晶。微小的接合線（bondwires，請參考打線接合）用來連接裸晶電片到針腳上。在早期1970年代，接線是靠手工搭接，但現今已經仰賴特製的機器去完成同樣的工作。傳統上，這些接線由黃金組成，引導至一片鍍銅的含鉛導線架（lead frame）。由於鉛是有毒的，現今廠商大多為了遵守有害物質限用指令（RoHS）而不再使用含鉛材料。

晶片尺寸封裝（Chip Scale Package）是另一種封裝技術。大部分的封裝，如雙列直插封裝（dual in-line package），比實際隱藏在內部的裸晶大好幾倍，然而 CSP 晶片就可以幾乎等同於原本裸晶的大小，一片 CSP 可以在晶圓還沒切割之前就建構在每個裸晶上。

晶片測試
封裝過的晶片會再加以測試以確保它們在封裝過程中沒被損壞，以及裸晶至針腳上的連接作業有正確地被完成，接著就會使用雷射在封裝外殼上刻蝕出晶片名稱和編號。

 製程步骤列表 
 晶片处理
 湿洗
 平版照相术
 光刻Litho
 离子移植IMP
 蚀刻（乾法刻蚀、湿法刻蚀、）
 热处理
 快速热退火Annel
 熔炉退火
 热氧化
 化学气相沉积 (CVD)
 物理气相沉积 (PVD)
 分子束外延 (MBE)
 电化学沉积 (ECD)，见电镀
 化学机械平坦化 (CMP)

 IC Assembly and Testing 封装測試
 Wafer Testing 晶片测试
 Visual Inspection外觀檢測
 Wafer Probing電性測試
 FrontEnd 封裝前段
 Wafer BackGrinding 晶背研磨
 Wafer Mount晶圓附膜
 Wafer Sawing晶圓切割
 Die attachment上片覆晶
 Wire bonding焊線
 BackEnd 封裝後段
 Molding模壓
 Post Mold Cure後固化
 De-Junk 去節
 Plating 電鍍
 Marking 打印
 Trimform 成形
 Lead Scan 檢腳
 Final Test 終測
 Electrical Test電性測試
 Visual Inspection光學測試
 Baking 烘烤

 有害材料标志 
许多有毒材料在制造过程中被使用。这些包括：

 有毒元素掺杂物比如砷、硼、锑和磷
 有毒化合物比如砷化三氢、磷化氢和硅烷
 易反应液体、例如过氧化氢、发烟硝酸、硫酸以及氢氟酸

工人直接暴露在这些有毒物质下是致命的。通常IC制造业高度自动化能帮助降低暴露于这一类物品的风险。

 历史 
当线宽远高于10微米时，纯净度还不像今天的器件生产中那样至关紧要。但随着器件变得越来越集成，無塵室也变得越来越干净。今天，工廠內是加壓过滤空气，来去除哪怕那些可能留在晶片上并形成缺陷的最小的粒子。半导体制造產線裡的工人被要求穿著無塵衣来保护器件不被人类污染。

在利润增长的推动下，在1960年代半导体器件生产遍及德克萨斯州和加州乃至全世界，比如爱尔兰、以色列、日本、台灣、韩国和新加坡，現今已成為全球產业。

半导体生产商的领袖大都在全世界拥有產線。英特尔，世界最大的生产商之一，以及在美其他顶级生产商包括台积电（台湾）、三星（韩国）、德州仪器（美国）、超微半导体（美国）、聯电（台灣）、东芝（日本）、NEC电子（日本）、意法半导体（欧洲）、英飞凌（欧洲）、瑞萨（日本）、索尼（日本），以及恩智浦半导体 （欧洲）在欧洲和亚洲都有自己的设备。

在2006年，在美国有大约5000家半导体和电子零件生产商，营业额达1650亿美元Barnes报告 “2006美国工业和市场展望”。

 商用 MOSFET 节点的时间表 

 参见 

 積體電路設計
 微制造
 电子设计自动化
 半導體製造廠（Fab）
 晶圓代工（Foundry）
 GDS-II
 OASIS
 SEMI — 半导体工业的行业组织
 原子层沉积
 国际半导体技术发展蓝图

 参考文献 

 外部链接 
 半导体制造 - www.SiliconFarEast.com 
 Intel's Animated step-by-step process
 NEC Electronics' Virtual Factory Tour
 半导体 Glossary
 半导体材料工艺
 硅热氧化计算器


Category:半导体物理学