Verilog

Verilog是一种用拉描述、设计电子系统（特别是数字电路）个硬件描述语言，主要用拉集成电路设计，特别是超大规模集成电路个计算机辅助设计。Verilog是电气电子工程师学会（IEEE）个1364号标准。