时序逻辑电路

拉数字电路理论中，时序逻辑电路是指电路任何时刻个稳态输出弗仅取决于当前个输入，还搭前一时刻输入形成个状态有关。箇跟组合逻辑电路相反，组合逻辑个输出只会跟乃朝个输入成一种函数关系。