PA-7100

PA-7100 (kodenavn: PCX-T og «Thunderbird») er en tidligere 32-biter RISC mikroprosessor som ble utviklet av Hewlett-Packard (HP). Den ble lansert tidlig i 1992, og var en implementasjon av instruksjonssettet PA-RISC 1.1.

PA-7100 var den første PA-RISC mikroprosessor med en integrert flytetallsenhet. Den opererte  i hastigheter fra 33 til 100 MHz, og konkurrerte primært med Alpha 21064 fra Digital Equipment Corporation (DEC) i arbeidsstasjoner og tjenere. Den ble brukt av HP i deres HP 9000 arbedsstasjoner og av Stratus Computer i deres  Continuum tjenere.

Det var en videre utvikling av PA-7000 (PCX-S). PA-7100 bestod av 850 000 transistorer og målte 14.3 x 14.3 mm eller 204.49 mm². Den ble fabrikkert i en CMOS26B prosess, med 0.8 µm CMOS-transistorer. Den var pakket i et 504-pinners pin grid array av keramikk.

En forbedret utgave av PA-7100, PA-7150, ble introdusert i 1994. Den opererte i 125 MHz, og ble fabrikkert i den samme CMOS26B prosessen som PA-7100.
Begge mikroprosessorene ble produsert ved HP's fabrikker i Corvallis i delstaten Oregon og i Fort Collins i delstaten Colorado.DeTar, "HP spins PA-RISC architecture; part of five-year roadmap".

I Norge
Universitetet i Tromsø benyttet tidligere HP- 720 arbeidsstasjoner med PA-RISC 7100 prosessor og 32 MB primærhukommelse. Hver arbeidsstasjon kjørte operativsystemet HP-UX 9.0.Nummer 3 1994 NORSK SAMARBEID INNEN GRAFISK DATABEHANDLING ISSN 0803-8317

Referanser

 Kilder 
 PA-7100 PA-RISC Processor OpenPA.net
 Asprey, T. et al. (June 1993). "Performance features of the PA7100 microprocessor". IEEE Micro. pp. 22–35.
 Chan, Kenneth K. et al. (February 1996). "Design of the HP PA 7200 CPU". Hewlett-Packard Journal.
 DeLano, E. et al. (1992). "A high speed superscalar PA-RISC processor". Proceedings of Compcon. pp. 116–121.
 DeTar, Jim (20 December 1993). "HP spins PA-RISC architecture; part of five-year roadmap". Electronic News.
 Gwennap, Linley (7 March 1994). "PA-7200 Enables Inexpensive MP Systems". Microprocessor Report.
 Heikes, C. (1994). "A 4.5 mm2 multiplier array for a 200 MFLOP pipelined coprocessor". ISSCC Digest of Technical Papers. pp. 290–291.
 Yetter, J. et al. (1992). "A 100 MHz superscalar PA-RISC CPU/coprocessor chip". 1992 Symposium on VLSI Circuits. pp. 12–13.

Kategori:PA-RISC
Kategori:IT-relaterte introduksjoner i 1992
Kategori:1992 i USA