SPARC

SPARC (Scalable Processor ARChitecture) er en RISC-mikoprosessor-arkitektur som opprinnelig ble lansert av Sun Microsystems i 1986. De første SPARC-prosessorene ble brukt i Sun-4-arbeidsstasjoner og -tjenere og erstattet Sun-3-datamaskiner som benyttet mikroprosessorer fra Motorola 68000-familien. Etterhvert er SPARC-prosessorer blitt benyttet i tjenere og superdatamaskiner med symmetrisk flerprosessering, produsert av blant andre Sun Microsystems, Solbourne og Fujitsu.

SPARC har derfor også blitt assosiert med datamaskiner med en høy ytelse. Den 14. mai 2009 lanserte Fujitsu 64-bit-prosessoren SPARC64 VIIIfx, som ved lanseringen var verdens raskeste mikroprosessor med en ytelse på 128 GFLOPs.   

 En åpen og ikke-proprietær arkitektur 
SPARC er et registrert varemerke til organisasjonen SPARC International, som ble opprettet i 1989. Samtidig overførte Sun Microsystems deres intellektuelle eiendom til arkitekturen til organisasjonen.

SPARC er en åpen og ikke-proprietær arkitektur. SPARC International arbeider for å fremme SPARC-arkitekturen blant flere produsenter og tilbyr tilretteleggingstester. I årenes løp er SPARC-prosessorer blitt produsert av en rekke aktører, deriblant Texas Instruments, LSI Logic, Weitek, Ross Technology, Cypress Semiconductor, Atmel Corporation, Afara Websystems, Bipolar Integrated Technology, C-Cube, Elbrus, Metaflow Technologies, Prisma, Scientific Atlanta, Solbourne Computer, Hyundai, Hal Computer Systems og Fujitsu.

Inspirert av GNU-prosjektets konsept om fri programvare opprettet Sun Microsystems i 2006 prosjektet OpenSPARC, som har til hensikt å gjøre SPARC til fri maskinvare. I mars 2006 ble konstruksjonen av Sun Microsystems' mikroprosessor UltraSPARC T1 frigjort på OpenSPARC.net.

SPARC som standard
SPARC er også navnet på en standard eller spesifikasjon som definerer oppbyggingen av en SPARC mikroprosessor. Det har vært tre større revisjoner av denne spesifikasjonen.

I 1986 ble SPARC versjon 7 publisert. Denne spesifikasjonen definerte felles trekk hos de første 32-biters SPARC-prosessorene.

I 1990 ble SPARC versjon 8 publisert av SPARC Architecture Committee,SPARC International, Inc.: The SPARC Architecture Manual, Version 8, RevisionSAV080SI9308 , Menlo Park, California, 1991, 1992 bestående av Amdahl Corporation, Fujitsu, ICL, LSI Logic, Matsushita, Philips, Ross Technology, Sun Microsystems og Texas Instruments. Spesifikasjonen ble definert av Institute of Electrical and Electronics Engineers som en standard (IEEE 1754-1994) for 32-bit-mikroprosessorer, og banet veien for microSPARC, microSPARC II, SuperSPARC, SuperSPARC II, hyperSPARC og TurboSPARC.

I 1993 ble versjon 9 publisert av SPARC International. Siste utgave kom i september 2000.SPARC International, Inc. (red: David L. Weaver, Tom Germond): The SPARC Architecture Manual, Version 9, Prentice Hall, Englewood Cliffs, New Jersey, Santa Clara, California, september 2000, SAV09R1459912, ISBN 0-13-825001-4 Spesifikasjonen definerer en 64-bit SPARC-arkitektur, og dannet grunnlaget for mikroprosessorene UltraSPARC, UltraSPARC II, UltraSPARC III, UltraSPARC IV, UltraSPARC T1, UltraSPARC T2, SPARC64, SPARC64 II, SPARC64 III, SPARC64 IV, SPARC64 V, SPARC64 VI, SPARC64 VII og SPARC64 VIIIfx.

Tidlig i 2006 publiserte Sun Microsystems spesifikasjonen UltraSPARC Architecture 2005, som utvidet versjon 9 med alle de nye utvidelsene i deres egne mikroprosessorer siden lanseringen av UltraSPARC T1, deriblant CMT og SIMD-instruksjonene Visual Instruction Set. Spesifikasjonen ble siste gang oppdatert den 19. juni 2008.Sun Microsystems: UltraSPARC Architecture 2005. One Architecture ...Multiple Innovative Implementations. Draft D0.9.2,19 , 19. juni 2008

 SPARC mikroprosessorer 
Denne tabellen inneholder spesifikasjoner for utvalgte SPARC-prosessorer: frekvens (megahertz), arkitekturversjon, utgivelsesår, antall tråder (tråder per kjerne multiplisert med antallet kjerner), produksjonspross (mikrometer), antall transistorer (millioner), kjernestørrelse (kvadratmillimeter), antall I/O pinner, effektkonsum (watt), spenning (volt), og internregister-størrelse, instruksjoner, L2 og L3 (kibibytes).

                            Navn(Kodenavn)                            Modell Frekvens[MHz] ArkitekturVersjon                            År TråderPer kjerne × kjerner= Totale tråder Produksjonsprosess[µm] Transistorer[millioner] Kjernestørrelse[mm²]                            IO-pinner Effekt[W] Spenning[V] L1 Dregister[k] L1 Iregister[k] L2 register[k] L3 register[k]SPARC(forskjellige)Forskjellige SPARC V7-implementasjoner ble produsert av Fujitsu, LSI Logic, Weitek, Texas Instruments og Cypress. En SPARC V7-prossessor besto generelt av flere forskellige brikker, vanligvis inneholdt de en heltalsenhet (IU), en desimalenhet (FPU), en minnehåndteringsenhet (MMU) og registerminne.14.28–40V71987-19921×1=10.8–1.3~0.1–1.8--160–256----0–128 (forente)ingeningenmicroSPARC I (Tsunami)TI TMS390S1040–50V819921×1=10.80.8225?2882.5524ingeningenSuperSPARC I (Viking)TI TMX390Z50 / Sun STP102033–60V819921×1=10.83.1--29314.3516200-2048ingenSPARCliteFujitsu MB8683x66–108V8E19921×1=1------144–176--2.5/3.3V1–161–16ingeningenhyperSPARC (Colorado 1)Ross RT620A40–90V819931×1=10.51.5------5?08128-256ingenmicroSPARC II (Swift)Fujitsu MB86904 / Sun STP101260–125V819941×1=10.52.323332153.3816ingeningenhyperSPARC (Colorado 2)Ross RT620B90–125V819941×1=10.41.5------3.308128-256ingenSuperSPARC II (Voyager)Sun STP102175–90V819941×1=10.83.1299--16--16201024-2048ingenhyperSPARC (Colorado 3)Ross RT620C125–166V819951×1=10.351.5------3.308512-1024ingenTurboSPARCFujitsu MB86907160–180V819951×1=10.353.013241673.51616512ingenUltraSPARC I (Spitfire)Sun STP1030143–167V919951×1=10.475.231552130 @167 MHz3.31616512-1024ingenUltraSPARC I (Hornet)Sun STP1030200V919981×1=10.425.2265521--3.31616512-1024ingenhyperSPARC (Colorado 4)Ross RT620D180–200V819961×1=10.351.7------3.31616512ingenSPARC64Fujitsu (HAL)101–118V919951×1=10.4--297+163+142286503.8128128----SPARC64 IIFujitsu (HAL)141–161V919961×1=10.35--202+103+84286643.3128128----SPARC64 IIIFujitsu (HAL) MBCS70301250–330V919981×1=10.2417.6240----2.564648192--UltraSPARC IIs (Blackbird)Sun STP1031250–400V919971×1=10.355.414952125 @250 MHz2.516161024 or 4096ingenUltraSPARC IIs (Sapphire-Black)Sun STP1032 / STP1034360–480V919991×1=10.255.412652121 @400 MHz1.916161024–8192ingenUltraSPARC IIi (Sabre)Sun SME1040270–360V919971×1=10.355.4156587211.91616256–2048ingenUltraSPARC IIi (Sapphire-Red)Sun SME1430333–480V919981×1=10.255.4--58721 @440 MHz1.916162048ingenUltraSPARC IIe (Hummingbird)Sun SME1701400–600V920001×1=10.18 Al----37013 max @500 MHz1.5-1.71616256ingenUltraSPARC IIi (IIe+) --550–650V920021×1=10.18 Cu----37017.61.71616512ingenSPARC64 GPFujitsu SFCB81147400–810V920001×1=10.1830.2217----1.81281288192--SPARC64 IVFujitsu MBCS80523450–810V920001×1=10.13----------1281282048--UltraSPARC III (Cheetah)Sun SME1050600V920011×1=10.18 Al293301368531.664328192ingenUltraSPARC III (Cheetah)Sun SME1052750–900V920011×1=10.13 Al29--1368--1.664328192ingenUltraSPARC III Cu (Cheetah+)Sun SME10561002–1200V920011×1=10.13 Cu29232136880 @900 MHz1.664328192ingenUltraSPARC IIIi (Jalapeno)Sun SME16031064–1593V920031×1=10.1387.5206959521.364321024ingenSPARC64 V (Zeus)Fujitsu1100–1350V9/JPS120031×1=10.13190289269401.21281282048--SPARC64 V+ (Olympus-B)Fujitsu1650–2160V9/JPS120041×1=10.094002972796511281284096--UltraSPARC IV (Jaguar)Sun SME11671050–1350V920041×2=20.136635613681081.35643216384ingenUltraSPARC IV+ (Panther) --1500–2100V920051×2=20.092953361368901.16464204832768UltraSPARC T1 (Niagara)Sun SME19051000–1400V9 / UA 200520054×8=320.093003401933721.38163072ingenSPARC64 VI (Olympus-C) Fujitsu2150–2400V9/JPS120072×2=40.09540422--120--1281286144ingenUltraSPARC T2 (Niagara II)?1400–2000V9 / UA ????20078×8=640.0655033421831841.1–1.5??4096?UltraSPARC RK (Rock)Sun SME1832?V9 / UA ????2007-8?2×16=320.065??2326??????                            Navn(Kodenavn)                            Modell Frekvens[MHz] ArkitekturVersjon                            År TråderPer kjerne × kjerner= Totale tråder Produksjonsprosess[µm] Transistorer[millioner] Kjernestørrelse[mm²]                            IO-pinner Effekt[W] Spenning[V] L1 Dregister[k] L1 Iregister[k] L2 register[k] L3 register[k]

 Referanser