프론트엔드 오브 라인

섬네일|CMOS 제조 공정

프론트엔드 오브 라인(front end of line, FEOL) 또는 전공정은 개별 부품(트랜지스터, 축전기, 저항기 등)이 반도체 기판에 패턴화되는 IC 제작의 첫 번째 부분이다. FEOL은 일반적으로 금속 인터커넥트 층의 증착을 제외한 모든 것을 포함한다.

단계
CMOS 공정의 경우, FEOL은 절연된 CMOS 소자를 형성하는 데 필요한 모든 제조 단계를 포함한다.
 사용할 웨이퍼 유형 선택. 화학기계적 평탄화(CMP) 및 웨이퍼 세정.
 얕은 트렌치 격리(STI) (특징 크기 > 0.25 μm인 초기 공정에서는 LOCOS)
 웰 형성
 게이트 모듈 형성
 소스 및 드레인 모듈 형성

마지막으로, 후속 금속화를 위한 접점을 준비하기 위해 표면을 처리한다. 이것으로 FEOL 공정, 즉 모든 장치 구축이 완료된다.

이러한 단계를 거친 후, 전기 회로를 구축하기 위해 장치들은 회로망에 따라 전기적으로 연결되어야 한다. 이것은 백엔드 오브 라인 (BEOL)에서 이루어진다. 따라서 BEOL은 개별 장치들이 연결되는 IC 제작의 두 번째 부분이다.

 같이 보기 
 백엔드 오브 라인 (BEOL)
 집적 회로

 각주 

추가 자료
"CMOS: Circuit Design, Layout, and Simulation" Wiley-IEEE, 2010. . 페이지 177-178 (7.2장 CMOS 공정 통합); 페이지 180-199 (7.2.1 프론트엔드 통합)
 "전자 회로 레이아웃 설계의 기본" J. 리니히, J. 샤이벨, 스프링거, , 2020. 2장: 기술 노하우: 실리콘에서 장치까지, 페이지 78-82 (2.9.3 FEOL: 장치 생성)

분류:전자공학 제조
분류:반도체 제조