울트라스팍

울트라스팍(UltraSPARC)은 1995년 중반에 출시된 썬 마이크로시스템즈가 개발하고 텍사스 인스트루먼트에서 제조한 마이크로프로세서이다. 썬에서 64비트 SPARC V9 명령어 집합 아키텍처(ISA)를 구현한 최초의 마이크로프로세서이다. 마크 트렘블레이가 공동 마이크로아키텍트였다.

 마이크로아키텍처 

울트라스팍은 인오더로 명령어를 실행하는 4-이슈 슈퍼스칼라 마이크로프로세서이다. 9단계 정수 명령어 파이프라인을 포함한다.

 기능 단위 

실행 장치는 더 높은 클럭 주파수를 달성하기 위해 SuperSPARC에 비해 단순화되었다. 단순화의 한 예는 클럭 주파수 제한을 피하기 위해 SuperSPARC와 달리 ALU가 캐스케이드되지 않았다는 것이다.

정수 레지스터 파일은 32개의 64비트 엔트리를 가진다. SPARC ISA는 레지스터 윈도를 사용하며, 울트라스팍은 8개의 레지스터 윈도를 가지므로 실제 레지스터 수는 144개이다. 레지스터 파일은 7개의 읽기 포트와 3개의 쓰기 포트를 가진다. 정수 레지스터 파일은 두 개의 산술 논리 장치와 로드/스토어 장치에 레지스터를 제공한다. 두 ALU는 모두 산술, 논리 및 시프트 명령어를 실행할 수 있지만, 곱셈 및 나눗셈 명령어는 하나만 실행할 수 있다.

부동소수점 장치는 5개의 기능 장치로 구성된다. 하나는 부동소수점 덧셈과 뺄셈을 실행하고, 하나는 곱셈을, 다른 하나는 나눗셈과 제곱근을 실행한다. 두 개의 장치는 시각 명령어 집합 (VIS)에 의해 정의된 SIMD 명령어를 실행하기 위한 것이다. 부동소수점 레지스터 파일은 32개의 64비트 레지스터를 포함한다. 5개의 읽기 포트와 3개의 쓰기 포트를 가진다.

 캐시 

울트라스팍은 1차 캐시와 2차 캐시의 두 가지 수준의 캐시를 가진다. 1차 캐시는 명령용과 데이터용으로 두 개가 있다. 둘 다 16KB의 용량을 가진다.

울트라스팍은 필수적인 외부 2차 캐시를 필요로 했다. 캐시는 통합되어 있으며, 512KB에서 4MB의 용량을 가지며 다이렉트 매핑 방식이다. 한 사이클에 데이터를 반환할 수 있다. 외부 캐시는 비율이 지원되지 않았기 때문에 마이크로프로세서와 동일한 주파수로 클럭되는 동기식 SRAM으로 구현되었다. 데이터 버스를 통해 접근된다.

 제조 

이것은 380만 개의 트랜지스터를 포함했다. 텍사스 인스트루먼트의 EPIC-3 공정으로 제조되었는데, 이것은 4개 층의 금속을 가진 0.5 μm 상보성 금속 산화물 반도체 (CMOS) 공정이었다. 울트라스팍은 BiCMOS 공정으로 제조되지 않았는데, 텍사스 인스트루먼트는 이 공정이 0.5 μm 공정에 잘 맞지 않고 성능 향상도 거의 없다고 주장했기 때문이다. 이 공정은 TI의 MVP 디지털 신호 처리 장치 (DSP)에서 일부 기능(4개 층 대신 3개 층의 금속, 0.55 피처 사이즈)이 빠진 채 완성되었고, 슈퍼스팍에서 겪었던 제조 문제의 반복을 피하기 위해 울트라스팍 제조에 사용되었다.

 패키지 

울트라스팍은 521개의 접점을 가진 플라스틱 볼 그리드 배열 (PBGA)로 패키징된다.

 관련 프로세서 
 슈퍼스팍
 울트라스팍 II
 울트라스팍 III
 울트라스팍 IV

 참고자료 

 Greenley, D. et al. (1995). "UltraSPARC: The next generation superscalar 64-bit SPARC". Proceedings of Compcon '95: pp. 442–451.
 Gwennap, Linley (3 October 1994). "UltraSparc Unleashes SPARC Performance". Microprocessor Report, Volume 8, Number 13.
 Gwennap, Linley (5 December 1994). "UltraSparc Adds Multimedia Instructions". Microprocessor Report.

분류:슈퍼스칼라 마이크로프로세서