실리콘 관통 전극

전자공학에서 실리콘 관통 전극(through-silicon via, TSV) 또는 칩 관통 전극(through-chip via)은 실리콘 웨이퍼 또는 다이를 완전히 통과하는 수직 비아이다. TSV는 3D 패키지 및 3차원 집적 회로를 만들기 위해 와이어 본딩 및 플립칩을 대체하여 사용되는 고성능 상호 연결 기술이다. 패키지 온 패키지와 같은 대안과 비교할 때 상호 연결 및 장치 밀도가 실질적으로 더 높고 연결 길이가 더 짧아진다.

 분류 
제조 공정에 따라 세 가지 다른 유형의 TSV가 존재한다. 비아-퍼스트 TSV는 개별 구성 요소(트랜지스터, 축전기, 저항기 등)가 패턴화되기 전(프런트 엔드 오브 라인, FEOL)에 제조되고, 비아-미들 TSV는 개별 구성 요소가 패턴화된 후 금속 층(백 엔드 오브 라인, BEOL) 이전에 제조되며, 비아-라스트 TSV는 BEOL 공정 이후(또는 도중)에 제조된다. 비아-미들 TSV는 현재 고급 3D IC 및 인터포저 스택에 인기 있는 옵션이다.

프런트 엔드 오브 라인(FEOL)을 통한 TSV는 전자 설계 자동화(EDA) 및 제조 단계에서 신중하게 고려해야 한다. 이는 TSV가 FEOL 층에 열기계적 변형력을 유발하여 트랜지스터 동작에 영향을 미치기 때문이다.

 응용 분야 
 이미지 센서 
CMOS 이미지 센서(CIS)는 대량 생산에서 TSV를 채택한 최초의 응용 분야 중 하나였다. 초기 CIS 응용 분야에서 TSV는 이미지 센서 웨이퍼 후면에 형성되어 상호 연결을 형성하고 와이어 본드를 제거하며 폼 팩터를 줄이고 고밀도 상호 연결을 가능하게 했다. 다이 스택은 후면 조사 센서(BSI CIS)의 출현과 함께 시작되었으며, 렌즈, 회로, 포토다이오드의 순서를 전통적인 전면 조사 방식과 반대로 하여 렌즈를 통해 들어오는 빛이 먼저 포토다이오드를 때리고 그 다음에 회로를 때리도록 했다. 이는 포토다이오드 웨이퍼를 뒤집고 후면을 얇게 만든 다음 직접 산화물 본딩을 사용하여 판독층 상단에 본딩하고, 주변에 TSV를 상호 연결로 사용하여 달성되었다.

 3D 패키지 
3D 패키지(시스템 인 패키지, 칩 스택 MCM 등)는 두 개 이상의 다이가 수직으로 쌓여 있어 공간을 적게 차지하고/하거나 더 큰 연결성을 갖는다. 대체 유형의 3D 패키지는 IBM의 실리콘 캐리어 패키징 기술에서 찾을 수 있다. 여기서는 IC가 쌓이지 않고 TSV를 포함하는 캐리어 기판이 패키지 내에서 여러 IC를 함께 연결하는 데 사용된다. 대부분의 3D 패키지에서 쌓인 칩은 가장자리를 따라 함께 연결된다. 이 가장자리 배선은 패키지의 길이와 너비를 약간 증가시키고 일반적으로 다이 사이에 추가 "인터포저" 층을 필요로 한다. 일부 새로운 3D 패키지에서 TSV는 다이 본체를 통해 수직 연결을 생성하여 가장자리 배선을 대체한다. 결과적인 패키지는 길이 또는 너비가 추가되지 않는다. 인터포저가 필요 없기 때문에 TSV 3D 패키지는 가장자리 배선 3D 패키지보다 더 평평할 수도 있다. 이 TSV 기술은 때때로 TSS(실리콘 관통 스태킹 또는 실리콘 관통 스태킹)라고도 불린다.

 3차원 집적 회로 
3차원 집적 회로(3D IC)는 실리콘 웨이퍼 및 다이를 쌓고 수직으로 연결하여 단일 장치처럼 작동하도록 구축된 단일 집적 회로이다. TSV 기술을 사용하면 3D IC는 작은 "공간"에 많은 기능을 담을 수 있다. 스택의 다른 장치는 이종일 수 있으며, 예를 들어 CMOS 논리, 동적 램 및 III-V 재료를 단일 IC로 결합할 수 있다. 또한 장치를 통과하는 중요한 전기 경로를 크게 단축하여 더 빠른 작동을 가능하게 한다. Wide I/O 3D 동적 램 메모리 표준(JEDEC JESD229)에는 설계에 TSV가 포함된다.

 역사 

TSV 개념의 기원은 윌리엄 쇼클리가 1958년에 제출하고 1962년에 특허를 받은 "반도체 웨이퍼 및 그 제조 방법"으로 거슬러 올라간다. 이 개념은 1964년에 제출하고 1967년에 특허를 받은 IBM 연구원 멀린 스미스와 에마누엘 스턴의 "반도체 웨이퍼에 관통 연결을 만드는 방법"을 통해 더욱 발전했으며, 후자는 실리콘을 통해 구멍을 에칭하는 방법을 설명한다. TSV는 원래 3D 통합을 위해 설계된 것이 아니었지만, TSV 기반의 최초 3D 칩은 1980년대 후반에 발명되었다.

최초의 3차원 집적 회로(3D IC)는 1980년대 일본에서 TSV 공정으로 제조된 다이 스택을 통해 발명되었다. 히타치 제작소는 1983년에 일본 특허를 출원했고, 이어서 후지쯔가 1984년에 특허를 출원했다. 1986년에 후지쯔는 TSV를 사용한 스택형 칩 구조를 설명하는 일본 특허를 출원했다. 1989년에는 도호쿠 대학의 고야나기 미쓰마사(Mitsumasa Koyonagi) 교수가 TSV를 이용한 웨이퍼-투-웨이퍼 본딩 기술을 개척하여 1989년에 3D LSI 칩을 제조했다. 1999년 일본의 초고급 전자 기술 협회(ASET)는 "고밀도 전자 시스템 통합 기술 R&D" 프로젝트라는 TSV 기술을 사용한 3D IC 칩 개발에 자금을 지원하기 시작했다. 도호쿠 대학의 고야나기 그룹은 1999년에 TSV 기술을 사용하여 3층 스택형 이미지 센서 칩, 2000년에 3층 메모리 모듈, 2001년에 3층 인공 망막 칩, 2002년에 3층 마이크로프로세서, 2005년에 10층 메모리 칩을 제조했다.

칩 간 비아(ICV) 방식은 1997년 피터 람(Peter Ramm), D. 볼만(D. Bollmann), R. 브라운(R. Braun), R. 부흐너(R. Buchner), U. 카오-민(U. Cao-Minh), 만프레트 엔겔하르트(Manfred Engelhardt), 아르민 클룸프(Armin Klumpp)를 포함한 프라운호퍼 협회지멘스 연구팀에 의해 개발되었다. 이는 TSV 공정의 변형이었고, 나중에 SLID(solid liquid inter-diffusion) 기술이라고 불렸다.

"실리콘 관통 전극"(TSV)이라는 용어는 2000년에 3D 웨이퍼 레벨 패키징(WLP) 솔루션을 위한 TSV 방식을 제안한 Tru-Si Technologies 연구원 세르게이 사바스티우크(Sergey Savastiouk), O. 시니아긴(O. Siniaguine), E. 코르친스키(E. Korczynski)에 의해 만들어졌다.

TSV를 활용하는 CMOS 이미지 센서는 20072008년 동안 도시바, 압티나, ST마이크로일렉트로닉스와 같은 회사에 의해 상업화되었으며, 도시바는 자사의 기술을 "칩 관통 비아"(TCV)로 명명했다. 3D 스택형 랜덤 액세스 메모리(RAM)는 엘피다 메모리에 의해 상업화되었는데, 2009년 9월에 최초의 8GB 동적 램 모듈(4개의 DDR3 SDRAM 다이로 스택됨)을 개발하고 2011년 6월에 출시했다. TSMC는 2010년 1월에 TSV 기술을 이용한 3D IC 생산 계획을 발표했다. 2011년에는 SK하이닉스가 TSV 기술을 사용하여 16GB DDR3 SDRAM(40nm급)을 출시했고, 삼성은 9월에 TSV 기반 3D 스택형 32GB DDR3(30nm급)를 출시했으며, 이어서 삼성과 마이크론 테크놀로지는 10월에 TSV 기반 하이브리드 메모리 큐브(HMC) 기술을 발표했다. 2013년에는 SK하이닉스가 TSV 기술 기반의 최초 고대역 메모리(HBM) 모듈을 제조했다. 비아 미들 기술은 에릭 베인(Eric Beyne)의 비전 아래 IMEC에 의해 개발되었다. 비아 미들은 비용과 상호 연결 밀도 측면에서 최상의 절충안을 제공했다. 이 작업은 퀄컴의 지원을 받았고, 나중에는 엔비디아, 자일링스, 알테라가 인텔을 능가할 방법을 찾고 있었는데, 스케일링 대신 스태킹을 통해 온다이 메모리를 늘리는 방법을 모색했다.

 각주 

 외부 링크 




분류:집적 회로
분류:반도체 제조