울트라램

울트라램(UltraRAM)은 "플래시와 같은 데이터 저장 메모리의 비휘발성과 DRAM과 같은 작동 메모리의 속도, 에너지 효율성 및 내구성을 결합"하는 것을 목표로 하는 새로운 저장 장치 기술이자 브랜드 이름으로, 하드 드라이브처럼 데이터를 유지할 수 있다는 것을 의미한다. 실리콘 기반 울트라램 장치는 최소 1,000년의 외삽 데이터 저장 시간(테스트 기반 예상 수명)을 시연하여 기존 메모리 기술에 비해 상당한 잠재적 개선을 제공한다.

이는 랭커스터 대학교 물리 및 공학부 연구원들이 워릭 대학교 물리학과와 협력하여 개발하고 있으며, 2022년 논문에 설명되었다.

랭커스터에서의 초기 실험에서 그 원리를 입증했지만, 울트라램은 여전히 대부분 이론적인 상태이며, 품질 향상, 제조 공정 개선 및 실제 사용을 위한 기술 확장 노력이 계속되고 있다. 또한, 이 기술의 가능성을 강조하기 위해 어레이 수준 시뮬레이션이 시연되었다.
섬네일|해당 재료 층을 포함하는 장치의 개략적 단면. (이미지 출처: 랭커스터 대학교)

 역사 
2023년에 울트라램을 더욱 개발하기 위해 Quinas라는 회사가 설립되었다.

 메모리 개념 
울트라램은 FG(Front Gate)에 전자의 유무에 따라 논리 상태가 결정되는 전하 기반 메모리이다. FG는 Al2O3 유전체에 의해 제어 게이트(CG)로부터, 그리고 InAs/AlSb TBRT 이종 구조에 의해 하부 채널로부터 전기적으로 절연되어 있다. FG에 전자가 존재하면(논리 0 상태 정의) 하부 n형 InAs 채널의 캐리어를 고갈시켜 전도도를 감소시킨다. 따라서 FG의 전하 상태와 메모리의 논리 상태는 소스(S)와 드레인(D) 접점 사이에 전압이 인가될 때 채널을 통해 흐르는 전류를 측정하여 비파괴적으로 읽힌다. 메모리의 마지막 구성 요소는 InAs 백 게이트(BG)로, 다양한 작동을 위해 게이트 스택을 가로질러 수직으로 전압을 인가할 수 있다.

이 메모리의 핵심적인 참신성은 TBRT(Triple Barrier Resonant Tunneling) 구조인데, 이 구조는 단일 층 장벽과 달리 단 ±2.5V의 전압 인가만으로도 높은 전기 저항 상태에서 높은 전도성 상태로 전환될 수 있다. 이는 AlSb 장벽과 InAs QW(Quantum Well) 층의 두께를 정밀하게 설계하여 달성된다. 메모리가 유지 상태에 있을 때, 즉 장치에 전압이 인가되지 않을 때, TBRT QW의 전자 기본 상태는 서로 정렬되지 않으며 InAs FG 및 채널 층의 300K 전자 개체수보다 에너지적으로 훨씬 위에 있다. 실제로 비휘발성은 공명 터널링 구조에서 비정상적으로 높은 에너지에 위치하는 QW 기본 상태에 의해 강화된다. 이는 초박형 QW와 InAs의 비정상적으로 낮은 전자 유효 질량이 결합된 결과이다. 이 상태에서 TBRT는 FG로 또는 FG로부터 전자가 이동하는 것을 방지하는 큰 장벽을 제공한다. 그러나 장치에 적절한 바이어스를 인가하면 전도띠가 기울어져 TBRT QW 기본 상태가 채널(프로그램 작동 중) 또는 FG(지우기 작동 중)의 점유된 전자 상태와 정렬된다. 이는 고유하게 빠른 양자 역학적 공명 터널링 과정을 통해 전자가 TBRT 영역을 가로질러 의도된 방향으로 빠르게 이동할 수 있도록 한다. 필요한 낮은 전압과 DRAM에 비해 단위 면적당 낮은 정전 용량으로 인해 20nm 특징 크기의 울트라램 메모리에서 10-17 J의 초저 논리 상태 전환 에너지가 예측되며, 이는 DRAM 및 플래시에 비해 각각 두세 자릿수 낮은 값이다. 그러나 이러한 초저 전환 에너지가 nm 규모의 장치를 제작하여 실현되기 전에, μm 규모의 장치의 기본 특성을 먼저 이해하고 최적화해야 한다. GaAs 기판에 성장된 울트라램 프로토타입 장치는 이전에 장치 제한이 아닌 실험 제한적인 105 s의 비휘발성 유지와 106 프로그램-소거 주기의 내구성을 나타냈다.

 작동 
충전된 FG는 논리 '0'으로 정의되고, 전하가 없는 상태는 논리 '1'로 정의된다. FG를 충전하고 방전하는 프로그램 및 소거 주기는 CG에 ≤±2.55V의 전압 펄스를 사용한다.

이전에는 서브마이크로미터 특징 크기와 <100mV/dec의 서브스레스홀 스윙을 가진 InAs 채널 트랜지스터가 시연되었다. 따라서 랭커스터 팀이 설계한 장치의 350mV 스레스홀드 전압 창 덕분에 정상-오프 채널 구현으로 ULTRARAM의 0/1 전류 대비가 세 자릿수까지 향상될 것으로 예상할 수 있다. 채널의 신중한 수정을 통한 0/1 대비의 이러한 개선은 새로운 고밀도 RAM 아키텍처로 메모리 어레이를 구축할 수 있게 할 것이다.
섬네일|유지 및 내구성 특성. a) 20 μm 게이트 길이 셀의 유지 데이터. b) 로그 스케일로 플로팅된 24시간 초과 유지에 대한 S-D 전류 차이 (∆IS-D). c) 두 번째 20 μm 게이트 길이 셀에 대한 연속 프로그램-읽기-소거-읽기 사이클링(5 ms 펄스)의 내구성 데이터. d) 107 사이클 초과로 확장된 내구성. e) 펄스 트레인의 한 섹션에 대해 인가된 게이트 바이어스를 보여주는 오실로스코프 트레이스.
 중요성 
실리콘 기반 울트라램 장치는 이전에 GaAs 화합물 반도체 웨이퍼에서 구현된 기술을 실제로 능가하며, 최소 1000년의 (외삽된) 데이터 저장 시간, 빠른 스위칭 속도(장치 크기 대비) 및 플래시보다 백에서 천 배 더 나은 최소 1천만 회의 프로그램-소거 사이클 내구성을 시연한다. 이 연구를 이끄는 랭커스터 대학 물리학과 매너스 헤인 교수는 "실리콘 기반 울트라램은 우리의 연구에 있어 큰 진전이며, 큰 결정 격자 불일치, 원소 반도체에서 화합물 반도체로의 변화, 그리고 열 수축의 차이와 같은 매우 중요한 재료 문제를 극복했다"고 말했다.

 수상 
2023년 8월 11일, 제17회 플래시 메모리 서밋(FMS 2023)에서 "가장 혁신적인 플래시 메모리 스타트업" 상을 수상했다.

 같이 보기 
 플로팅 게이트 MOSFET
 전하 트랩 플래시
 범용 메모리

 각주 

 외부 링크 

 프로모션 비디오: https://www.youtube.com/watch?v=iz-sYyfojw4

분류:데이터 보관