금속 게이트

측면 금속–산화물–반도체 (MOS) 스택에서 금속 게이트 또는 메탈 게이트(metal gate)는 산화물에 의해 트랜지스터 채널과 분리된 게이트 전극으로, 게이트 재료는 금속으로 만들어진다. 1970년대 중반 이후 대부분의 MOS 트랜지스터에서 금속을 의미하는 "M"은 폴리실리콘으로 대체되었지만, 이름은 그대로 남아 있다.

알루미늄 게이트
최초의 MOSFET(금속-산화물-반도체 전계 효과 트랜지스터)는 1959년 벨 연구소의 모하메드 아탈라와 강대원이 만들었으며 1960년에 시연되었다. 그들은 채널 재료로 규소를 사용했고 자체 정렬되지 않은 알루미늄 게이트를 사용했다. 알루미늄 게이트 금속(일반적으로 증발 진공 챔버에서 웨이퍼 표면에 증착됨)은 1970년대 초까지 흔했다.

폴리실리콘
1970년대 후반에 업계는 제조상의 복잡성과 성능 문제로 인해 금속–산화물–반도체 스택의 게이트 재료로 알루미늄에서 벗어났다. 폴리실리콘(다결정 규소, 전기 저항을 줄이기 위해 도너 또는 억셉터로 고농도로 도핑됨)이라는 재료가 알루미늄을 대체하는 데 사용되었다.

폴리실리콘은 화학기상증착 (CVD)을 통해 쉽게 증착될 수 있으며, 금속이 견디지 못하는 (900–1000 °C를 초과하는) 매우 높은 온도를 포함하는 후속 제조 단계에 내성이 있다. 특히 금속 (대부분 알루미늄 유형 III (P형) 도펀트)은 이러한 열 어닐링 단계 동안 실리콘 내부로 분산되는 (합금되는) 경향이 있다. 특히 <111> 결정 방향을 가진 실리콘 웨이퍼에 사용될 때, 과도한 알루미늄 합금 (장시간 고온 처리 단계로 인해)이 하부 실리콘과 결합하면 알루미늄 아래의 확산된 FET 소스 또는 드레인 영역과 야금 접합을 가로질러 하부 기판으로 합선을 생성하여 회복 불가능한 회로 고장을 일으킬 수 있다. 이러한 합선은 실리콘-알루미늄 합금의 피라미드 모양 스파이크가 실리콘 웨이퍼 안으로 수직으로 "아래로" 향하게 하여 생성된다. 실리콘에 알루미늄을 어닐링하기 위한 실용적인 고온 한계는 약 450 °C이다.
폴리실리콘은 또한 자체 정렬 게이트의 쉬운 제조에 매력적이다. 소스 및 드레인 도펀트 불순물의 이온 주입 또는 확산은 게이트가 제자리에 있는 상태에서 수행되어, 레이어의 정렬 불일치 가능성이 있는 추가적인 리소그래피 단계 없이 게이트에 완벽하게 정렬된 채널을 생성한다.

NMOS 및 CMOS

NMOS 및 CMOS 기술에서 시간이 지남에 따라 그리고 온도가 높아지면 게이트 구조에 사용되는 양전압이 게이트 바로 아래에 존재하는 양전하를 띤 나트륨 불순물을 게이트 유전체를 통해 확산시키고 덜 양전하를 띤 채널 표면으로 이동하게 할 수 있다. 그곳에서 양전하를 띤 나트륨 전하는 채널 생성에 더 큰 영향을 미쳐 N-채널 트랜지스터의 문턱 전압을 낮추고 시간이 지남에 따라 고장을 일으킬 수 있다. 초기 PMOS 기술은 양전하를 띤 나트륨이 음전하를 띤 게이트 쪽으로 자연스럽게 끌리고 채널에서 멀어지면서 문턱 전압 변화를 최소화했기 때문에 이 효과에 민감하지 않았다. N-채널 금속 게이트 공정(1970년대)은 당시 달성하기 어려웠던 매우 높은 청결 표준( 나트륨 부재)을 요구하여 높은 제조 비용을 초래했다. 폴리실리콘 게이트는 동일한 현상에 민감했지만, 후속 고온 처리(일반적으로 "게터링"이라고 불림) 중에 소량의 HCl 가스에 노출되어 나트륨과 반응하여 NaCl을 형성하고 가스 흐름으로 제거하여 본질적으로 나트륨이 없는 게이트 구조를 남길 수 있어 신뢰성을 크게 향상시켰다.

그러나 실제 수준으로 도핑된 폴리실리콘은 금속의 거의 0에 가까운 전기저항을 제공하지 않으므로 트랜지스터의 게이트 커패시턴스를 충전하고 방전하는 데 이상적이지 않아 회로를 느리게 할 수 있다.

현대 공정은 금속으로 회귀
45 nm 노드부터 인텔의 개발을 통해 개척된 고유전율 (high-κ) 재료 사용과 함께 금속 게이트 기술이 다시 도입된다.

금속 게이트 전극의 후보는 NMOS의 경우 Ta, TaN, Nb (단일 금속 게이트)이며 PMOS의 경우 WN/RuO2 (PMOS 금속 게이트는 일반적으로 두 층의 금속으로 구성됨)이다. 이 솔루션 덕분에 채널의 변형 능력(금속 게이트에 의해)이 향상될 수 있다. 또한, 이는 게이트의 전류 교란(진동)을 줄여준다(금속 내 전자 배치로 인해).

 같이 보기 
 게이트 산화막
 멀티게이트 소자

 각주 

 외부 링크 

분류:반도체 구조
분류:MOSFET
분류:금속 건축물