NMOS 논리

N형 금속산화물 반도체 논리, NMOS 또는 nMOS 논리(N-type metal–oxide–semiconductor에서 유래)는 논리 회로 및 기타 디지털 회로를 구현하기 위해 n형 (-) MOSFET(금속 산화물 반도체 장효과 트랜지스터)를 사용한다.

NMOS 트랜지스터는 p형 트랜지스터 바디에 반전층을 형성함으로써 작동한다. n-채널이라고 불리는 이 반전층은 n형 소스(source)와 드레인(drain) 단자 사이에서 전자를 전도할 수 있다. n-채널은 게이트(gate)라고 불리는 세 번째 단자에 전압을 가함으로써 생성된다. 다른 MOSFET과 마찬가지로 nMOS 트랜지스터는 차단(또는 하한 임계), 트라이오드, 포화(때로는 활성이라고 함) 및 속도 포화의 네 가지 동작 모드를 갖는다.

NMOS의 기본 AND 논리는 6502의 "비공식 명령어(illegal opcodes)"와 같이 CMOS 6502에는 없는 비정상적인 글리치나 버그가 있는 동작을 NMOS 부품에서 발생시킬 수 있다. 코모도어의 VIC-II 칩과 같은 일부 사례에서는 칩 논리에 존재하는 버그가 그래픽 효과를 위해 프로그래머들에 의해 광범위하게 활용되었다.

수년 동안 NMOS 회로는 훨씬 느린 p-채널 트랜지스터를 사용해야 했던 유사한 PMOS 및 CMOS 회로보다 훨씬 빨랐다. 또한 CMOS는 p-기판 위의 특수한 n-웰(n-well)에 p-채널 트랜지스터를 구현해야 했지만, NMOS는 제조가 더 쉬웠고 버스 충돌로 인한 손상을 입지 않았으며 정전기 방전 손상에도 그리 취약하지 않았다. NMOS(및 대부분의 다른 논리 제품군)의 주요 단점은 출력이 정상 상태(NMOS의 경우 로우 상태)일 때도 논리 게이트를 통해 직류가 흐르는 것이다. 이는 정적 전력 소모, 즉 회로가 스위칭되지 않을 때도 전력이 소모됨을 의미하며, 이는 높은 전력 소비로 이어진다.

NMOS 회로의 또 다른 단점은 열 발생이다. 트랜지스터의 상태를 유지하기 위해 회로에 일정한 전류를 계속 흘려야 하므로, NMOS 회로는 작동 중에 상당한 양의 열을 발생시킬 수 있으며 이는 장치의 신뢰성을 저하시킬 수 있다. 이는 특히 1970년대의 초기 대형 게이트 공정 노드에서 문제가 되었다. 대조적으로 CMOS 회로는 트랜지스터 수가 100만 개에 육박하지 않는 한 열을 거의 발생시키지 않는다.

CMOS 부품은 1970년대에서 1980년대 초반까지 상대적으로 드물었으며 일반적으로 부품 번호에 "C" 표시가 있었다. 1980년대 내내 NMOS와 CMOS 부품이 모두 널리 사용되었으며, 10년이 지날수록 CMOS가 더 널리 보급되었다. NMOS는 메모리 칩과 같은 수동 부품에 비해 가격이 비쌌던 CPU나 그래픽 프로세서와 같은 능동 처리를 수행하는 부품에 선호되었는데, 이는 더 빠른 속도와 저렴한 제조 비용 때문이었다. 모토로라 68030과 같은 일부 칩은 NMOS와 CMOS 섹션을 모두 가진 하이브리드였다. CMOS는 1990년대 이후 집적 회로에서 거의 보편화되었다.

또한 다이오드-트랜지스터 논리, 트랜지스터-트랜지스터 논리, 이미터-결합 논리 등과 마찬가지로 비대칭 입력 논리 레벨로 인해 NMOS 및 PMOS 회로는 CMOS보다 노이즈에 더 취약하다. 이러한 단점들 때문에, CMOS가 원래 바이폴라 트랜지스터로 구축된 논리 회로에 비해 매우 느렸음에도 불구하고 CMOS 논리가 마이크로프로세서와 같은 대부분의 고속 디지털 회로에서 이러한 유형들을 대체하게 되었다.

 개요 
MOS는 금속-산화물-반도체(metal-oxide-semiconductor)의 약자로, 주로 1970년대 이전에 일반적으로 알루미늄 게이트로 만들어졌던 MOS 트랜지스터의 원래 구조를 반영한다. 그러나 1970년경부터 대부분의 MOS 회로는 페데리코 파진이 페어차일드 반도체에서 처음 개발한 기술인 다결정 실리콘으로 만든 자기 정렬 게이트를 사용해 왔다. 이러한 실리콘 게이트는 대부분의 MOSFET 기반 집적 회로에서 여전히 사용되지만, 고성능 마이크로프로세서와 같은 특정 유형의 고속 회로를 위해 2000년대 초반에 금속 게이트(Al 또는 Cu)가 다시 나타나기 시작했다.

MOSFET은 N형 증가형 트랜지스터로, 논리 게이트 출력과 음의 공급 전압(일반적으로 접지) 사이에 소위 "풀다운 네트워크"(PDN)로 배열된다. 양의 공급 전압과 각 논리 게이트 출력 사이에는 풀업(즉, 저항기로 간주될 수 있는 "부하", 아래 참조)이 배치된다. 부정 논리 거부(inverter)를 포함한 모든 논리 회로는 병렬 및 직렬 회로 네트워크를 설계함으로써 구현될 수 있다. 특정 불리언 입력 값 조합에 대해 원하는 출력이 0(또는 거짓)인 경우 PDN이 활성화되며, 이는 적어도 하나의 트랜지스터가 음의 공급 장치와 출력 사이의 전류 경로를 허용함을 의미한다. 이는 부하에 전압 강하를 일으키고, 따라서 출력에 낮은 전압을 발생시켜 0을 나타낸다.
200px|섬네일|R-풀드 회로는 출력을 GND로 떨어뜨리는 NOR 게이트처럼 작동한다.

예를 들어, 여기 NMOS로 구현된 NOR 게이트 회로도가 있다. 입력 A 또는 입력 B 중 하나가 하이(논리 1, = 참)이면, 해당 MOS 트랜지스터는 출력과 음의 공급 장치 사이에서 매우 낮은 저항으로 작용하여 출력을 로우(논리 0, = 거짓)로 강제한다. A와 B가 모두 하이이면 두 트랜지스터가 모두 전도되어 접지로의 저항 경로가 더 낮아진다. 출력이 하이인 유일한 경우는 두 트랜지스터가 모두 꺼져 있을 때이며, 이는 A와 B가 모두 로우일 때만 발생하므로 NOR 게이트의 진리표를 충족한다.

 A  B  A NOR B 0  0  1 0  1  0 1  0  0 1  1  0

MOSFET은 저항기로 작동하도록 만들 수 있으므로 전체 회로를 n-채널 MOSFET만으로 만들 수 있다. NMOS 회로는 로우에서 하이로 전환될 때 느리다. 하이에서 로우로 전환될 때 트랜지스터는 낮은 저항을 제공하고 출력의 정전 용량 전하가 매우 빠르게 방전된다(매우 낮은 저항기를 통해 축전기를 방전하는 것과 유사). 그러나 출력과 양의 공급 레일 사이의 저항은 훨씬 크므로 로우에서 하이로의 전환은 더 오래 걸린다(높은 값의 저항기를 통해 축전기를 충전하는 것과 유사). 낮은 값의 저항기를 사용하면 프로세스 속도가 빨라지지만 정적 전력 소모도 증가한다. 그러나 게이트를 더 빠르게 만드는 더 나은(그리고 가장 일반적인) 방법은 증가형 트랜지스터 대신 공핍형 트랜지스터를 부하로 사용하는 것이다. 이를 공핍형 부하 NMOS 논리라고 한다.

 역사 

MOSFET은 1959년 벨 연구소에서 이집트 엔지니어 마틴 아탈라와 한국인 엔지니어 강대원에 의해 발명되었으며, 1960년에 시연되었다. 그들은 20μm 공정으로 PMOS와 NMOS 소자를 모두 제조했다. 그러나 NMOS 소자는 비실용적이었고 PMOS 유형만이 실용적인 소자였다.

1965년 페어차일드 반도체의 치탕 사, 오토 라이스티코, 앤디 그로브는 채널 길이가 8μm에서 65μm 사이인 여러 NMOS 소자를 제작했다. IBM의 데일 L. 크리츨로우와 로버트 H. 데나드 또한 1960년대에 NMOS 소자를 제작했다. IBM의 첫 번째 NMOS 제품은 1kb 데이터와 50100 나노초 액세스 타임을 가진 메모리 칩으로, 1970년대 초에 대규모 제조에 들어갔다. 이는 1970년대에 MOS 반도체 메모리가 이전의 바이폴라 및 페라이트 코어 메모리 기술을 대체하는 결과로 이어졌다.

1970년대 초의 초기 마이크로프로세서는 PMOS 프로세서였으며, 이들이 초기 마이크로프로세서 산업을 지배했다. 1973년 NEC의 μCOM-4는 소이치 스즈키가 이끄는 5명의 연구원으로 구성된 NEC LSI 팀이 제작한 초기 NMOS 마이크로프로세서였다. 1970년대 후반에 이르러 NMOS 마이크로프로세서는 PMOS 프로세서를 추월했다. CMOS 마이크로프로세서는 1975년에 도입되었다. 그러나 CMOS 프로세서는 1980년대가 되어서야 지배적이 되었다.

CMOS는 초기에 NMOS 논리보다 느렸기 때문에 1970년대 컴퓨터에는 NMOS가 더 널리 사용되었다. 인텔 5101(1kb SRAM) CMOS 메모리 칩(1974)은 800나노초의 액세스 타임을 가졌던 반면, 당시 가장 빠른 NMOS 칩인 인텔 2147(4kb SRAM) HMOS 메모리 칩(1976)은 55/70ns의 액세스 타임을 가졌다. 1978년 마스하라 도시아키가 이끄는 히타치 연구팀은 3 µm 공정으로 제조된 HM6147(4kb SRAM) 메모리 칩과 함께 트윈 웰 Hi-CMOS 공정을 도입했다. 히타치 HM6147 칩은 인텔 2147 HMOS 칩의 성능(55/70ns 액세스)과 맞먹는 성능을 낼 수 있었으며, HM6147은 2147(110mA)보다 전력을 훨씬 적게(15mA) 소비했다. 비슷한 성능과 훨씬 적은 전력 소비를 바탕으로, 트윈 웰 CMOS 공정은 결국 1980년대에 컴퓨터를 위한 가장 일반적인 반도체 제조 공정으로서 NMOS를 추월하게 되었다.

 각주 

분류:집적 회로
분류:MOSFET
분류:논리 계열