ಡಯೋಡ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ತರ್ಕ

ಡಯೋಡ್-ಟ್ರಾನ್ಸಿಸ್ಟರ್ ತರ್ಕ(ಡಿ.ಟಿ.ಎಲ್) ಡಿಜಿಟಲ್ ಮಂಡಲಗಳ ಒಂದು ವರ್ಗ.ಈ ತರ್ಕವನ್ನು ಟ್ರಾನ್ಸಿಸ್ಟರ್-ಟ್ರಾನ್ಸಿಸ್ಟರ್ ತರ್ಕದ ಮೂಲ ಎಂದು ಪರಿಗಣಿಸಲಾಗಿದೆ. ತರ್ಕ ಗೇಟಿಂಗ್ ಕಾರ್ಯವನ್ನು (ಉದಾ AND) ಡಯೋಡ್ ನೆಟ್ವರ್ಕ್ ಹಾಗು ವರ್ಧಿಸಿಕೊಳ್ಳುವ ಕಾರ್ಯವನ್ನು (ಆರ್.ಟಿ.ಎಲ್) ಮತ್ತು ಟಿಟಿಎಲ್ ತರ್ಕಗಳಿಗೆ ತದ್ವಿರುದ್ಧವಾಗಿ) ಟ್ರಾನ್ಸಿಸ್ಟರ್ ನಡೆಸುವ ಕಾರಣ ಈ ತರ್ಕವನ್ನು ಡಿ.ಟಿ.ಎಲ್ ಎಂದು ಕರೆಯಲಾಗುತ್ತದೆ.

ಅನುಷ್ಠಾನ

ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಸಾಮಾನ್ಯ ಡಿ.ಟಿ.ಎಲ್ ಸರ್ಕ್ಯೂಟ್ ಒಟ್ಟು ಮೂರು ಹಂತಗಳನ್ನು ಹೊಂದಿರುತ್ತದೆ.ಮೊದಲನೆಯದಾಗಿ ಇನ್ಪುಟ್ ಡಯೋಡ್  ಹಂತ (ಡಿ1, ಡಿ2 ಮತ್ತು ಆರ್1), ಮಧ್ಯಮ ಮಟ್ಟದಲ್ಲಿ ಬದಲಾಯಿಸುವ ಹಂತ (ಆರ್ 3, ಆರ್ 4 ಮತ್ತು ವಿ) ಮತ್ತು ಕೊನೆಯದಾಗಿ  ಸಾಮಾನ್ಯ ಔಟ್ಪುಟ್ ಹೊರಸೂಸುವ ವರ್ಧಕ ಹಂತ (Q1 ಮತ್ತು R2). ಒಳಹರಿವು ಎ ಮತ್ತು ಬಿ ಎರಡೂ ಜಾಸ್ತಿಯಾಗಿದ್ದರೆ ಇದ್ದರೆ (ತರ್ಕ 1; ವಿ + ಬಳಿ),ಡಯೋಡ್ D1 ಮತ್ತು D2 ಹಿಮ್ಮುಖ ಬಯಾಸ್(ರಿವರ್ಸ್ ಬಯಾಸ್)ಆಗುತ್ತದೆ. ನಿರೋಧಕಗಳಾದ(ರೆಸಿಸ್ಟರ್) R1 ಮತ್ತು R3,ಟ್ರಾನ್ಸಿಸ್ಟರ್ Q1 ಅನ್ನು ಆನ್ ಮಾಡುವಷ್ಟು(ಸ್ಯಾಚುರೇಶನ್ ಹಂತಕ್ಕೆ ತೆಗೆದುಕೊಂಡು ಹೋಗುವಷ್ಟು) ವಿದ್ಯುತ್ ಅನ್ನು ಪೂರೈಸುತ್ತದೆ ಮತ್ತು ಆರ್ 4ಗೆ ಅಗತ್ಯವಿರುವಷ್ಟು ವಿದ್ಯುತ್ ಸರಬರಾಜು ಮಾಡುತ್ತದೆ.Q1 ತಳದಲ್ಲಿ ಸಣ್ಣ ಸಕಾರಾತ್ಮಕ ವೋಲ್ಟೇಜ್( (VBE ಸುಮಾರು 0.3V ಜರ್ಮೇನಿಯಮ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಮತ್ತು 0.6V ಸಿಲಿಕಾನ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್)) ಇರುತ್ತದೆ. ಆನ್ ಆಗಿರುವ ಟ್ರಾನ್ಸಿಸ್ಟರ್ನ ಸಂಗ್ರಾಹಕ ಕರೆಂಟ್,ಔಟ್ಪುಟ್ Q ಅನ್ನು LOW ಹಂತಕ್ಕೆ ಒಯ್ಯುತ್ತದೆ(ತರ್ಕ 0; VCE (SAT) 1 ವೋಲ್ಟ್ ಅಥವಾ ಕಡಿಮೆಯಿರುತ್ತದೆ).ಎರಡು ಅಥವಾ ಯಾವುದಾದರೂ ಒಂದು ಇನ್ಪುಟ್ ಕಡಿಮೆಯಿದ್ದರೆ,ಯಾವುದಾದರೊಂದು ಇನ್ಪುಟ್ ಡಯೋಡ್ ಕಂಡಕ್ಟ್ ಮಾಡುತ್ತದೆ ಹಾಗೂ ಆನೋಡಿನ ವೋಲ್ಟೇಜ್ ಅನ್ನು ೨ ವೋಲ್ಟ್ ಗಿಂತ ಕಮ್ಮಿಯಿರುವಂತೆ ಮಾಡುತ್ತದೆ. ನಂತರ ಆರ್ 3 ಮತ್ತು ಆರ್ 4 ವೋಲ್ಟೇಜ್ ವಿಭಾಜಕವಾಗಿ ವರ್ತಿಸುತ್ತವೆ.ಈ ವೋಲ್ಟೇಜ್ ವಿಭಾಜಕ Q1ನ್ನಿನ ಬೇಸ್ ವೋಲ್ಟೇಜ್ ಅನ್ನು ಋಣಾತ್ಮಕ ಮಾಡುತ್ತದೆ ಮತ್ತು ಪರಿಣಾಮವಾಗಿ Q1 ಆಫ್ ಸ್ಥಿತಿಗೆ ಬರುತ್ತದೆ ಹಾಗು ಕಲೆಕ್ಟರ್ ವಿದ್ಯುತ್ ಶೂನ್ಯ ಇರುತ್ತದೆ.ಆದ್ದರಿಂದ R2ವಿನ ಔಟ್ಪುಟ್ ವೋಲ್ಟೇಜ್ Q ಅನ್ನು HIGH ಸ್ಥಿತಿಗೆ (; ವಿ + ಬಳಿ ತರ್ಕ 1) ಒಯ್ಯುತ್ತದೆ.

ಐಬಿಎಂ (1959 ರಲ್ಲಿ ಘೋಷಿಸಿದ್ದು))  DTL ಸರ್ಕ್ಯೂಟ್ ಅನ್ನು ಹೋಲುವ ಸರಳೀಕೃತ ಸರ್ಕ್ಯೂಟ್ ಅನ್ನು  ಬಳಸಿತು.ಐಬಿಎಂ ಈ ತರ್ಕವನ್ನು "ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಡಯೋಡ್ ಪೂರಕ ತರ್ಕ"(CTD-Complemented Diode transistor logic) ಎಂದು ಕರೆಯಿತು.  CTDLನಲ್ಲಿ ಮಟ್ಟ ಬದಲಾಯಿಸುವ ಹಂತ (ಆರ್ 3, ಆರ್ 4 ಮತ್ತು V) ಇರುವುದಿಲ್ಲ.NPN ಮತ್ತು PNP ಆಧಾರಿತ ಗೇಟ್ಗಳು ಬೇರೆ ಬೇರೆ ವಿದ್ಯುತ್ ಸರಬರಾಜು ಮೂಲಗಳನ್ನು ಅವಲಂಬಿಸಿರುವುದರಿಂದ CTDLನಲ್ಲಿ ಮಟ್ಟ ಬದಲಾಯಿಸುವ ಹಂತ ಅಗತ್ಯವಿರುವುದಿಲ್ಲ.1401ನಲ್ಲಿ ಜರ್ಮೇನಿಯಮ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ಗಳು ಮತ್ತು ಡಯೋಡ್ಗಳನ್ನು ಮೂಲ ಗೇಟ್ ಗಳಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ.ಈ ಸರ್ಕ್ಯೂಟೀನಲ್ಲಿ  ಒಂದು ವಿದ್ಯುತ್ ಚೋದನವನ್ನು ಕೂಡ ಬಳಸಲಾಗಿದೆ.R2ಗೆ ಸರಣಿಯಲ್ಲಿ ಈ ವಿದ್ಯುತ್ ಚೋದನವನ್ನು ಸೇರಿಸಲಾಗಿದೆ..ಈ ಸರ್ಕ್ಯೂಟಿನ ಭೌತಿಕ ಪ್ಯಾಕೇಜಿಂಗ್ ನಲ್ಲಿ ಐಬಿಎಂ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಮಾಡ್ಯುಲರ್ ವ್ಯವಸ್ಥೆಯನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.

DTL ಗೇಟಿನ ಸಂಯೋಜಕ ಸರ್ಕ್ಯೂಟ್(IC) ಆವೃತ್ತಿಯಲ್ಲಿ, R3ಯ ಬದಲಾಗಿ ಎರಡು ಮಟ್ಟ ಬದಲಾಯಿಸುವ ಡಯೋಡ್ಗಳನ್ನು ಸರಣಿಯಲ್ಲಿ ಸೇರಿಸಲಾಗಿದೆ..ಅಲ್ಲದೆ ಆರ್ 4ನ ಇನ್ನೊಂದು ಕೊನೆಯನ್ನು ಗ್ರೌಂಡ್ ಮಾಡಲಾಗಿದೆ.ಇದು ಡಯೋಡಿಗೆ ಬಯಾಸ್ ವಿದ್ಯುತ್ ಅನ್ನು ಹಾಗು ಟ್ರಾನ್ಸಿಸ್ಟರ್ರಿನ ಬೇಸಿಗೆ ವಿಸರ್ಜನೆಯ ಹಾದಿಯನ್ನು ನೀಡುತ್ತದೆ. ಪರಿಣಾಮವಾಗಿ ಸೃಷ್ಟಿಯಾಗುವ ಅಂತರ್ಗತ ವಿದ್ಯುನ್ಮಂಡಲ ಒಂದೇ ವಿದ್ಯುತ್ ಪೂರೈಕೆಯ ವೋಲ್ಟೇಜಿನಿಂದ ಕಾರ್ಯ ನಿರ್ವಹಿಸುತ್ತದೆ., ಪುಟ ೧೮೮ರಲ್ಲಿ ರೆಸಿಸ್ಟರ್ನ ಬದಲು ಒಂದಕ್ಕಿಂತ ಹೆಚ್ಚು ಡಯೋಡ್ಗಳನ್ನು ಉಪಯೋಗಿಸಬಹುದೆಂದು ಹೇಳಲಾಗಿದೆ;ಪ್ರಸ್ತುತ ಚಿತ್ರ ಎರಡು ಡಯೋಡ್ಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.ASIC world: "Diode Transistor Logic"What is Transistor hFE?"

ವೇಗ ಸುಧಾರಣೆ
DTLನ ಪ್ರಸರಣ ವಿಳಂಬ ತುಲನಾತ್ಮಕವಾಗಿ ದೊಡ್ಡದಾಗಿದೆ. ಚಾರ್ಜುಗಳು ಜಾಸ್ತಿಯಾಗಿದ್ದಾಗ,ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಸ್ಯಾಚುರೇಷನ್(SAT) ಸ್ಥಿತಿಗೆ ಹೋಗುತ್ತದೆ.ಆ ಸಂಧರ್ಭದಲ್ಲಿ ಚಾರ್ಜುಗಳನ್ನು ಬೇಸ್ ಪ್ರದೇಶದಲ್ಲಿ ಸಂಗ್ರಹಿಸಲಾಗುತ್ತದೆ.ಸ್ಯಾಚುರೇಶನ್ ಸ್ಥಿತಿಯಿಂದ ಹೊರಗೆ ಬಂದಾಗ(ಒಂದು ಇನ್ಪುಟ್ ಕಮ್ಮಿಯಾದಾಗ),ಈ ಚಾರ್ಜ್ಗಳನ್ನು ತೆಗೆಯಬೇಕಾಗುತ್ತದೆ ಹಾಗೂ ಇದು ಪ್ರಸರಣ ವಿಳಂಬವನ್ನು ನಿಯಂತ್ರಿಸುತ್ತದೆ.

DTL ವೇಗಗೊಳಿಸಲು ಇರುವ ಉಪಾಯಗಳಲ್ಲಿ R3ಗೆ ಅಡ್ಡಲಾಗಿ ಸಣ್ಣ "ವೇಗ" ಕೆಪಾಸಿಟರ್ ಸೇರಿಸುವುದು ಒಂದು ಉತ್ತಮ ಉಪಾಯ. ಈ ಕೆಪಾಸಿಟರ್,ಸಂಗ್ರಹಿಸಲಾದ ಬೇಸ್ ಚಾರ್ಜ್ ತೆಗೆದು ಟ್ರಾನ್ಸಿಸ್ಟರನ್ನು ನಿಷ್ಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ.ಹಾಗೆಯೇ ಈ ಕೆಪಾಸಿಟರ್ ಆರಂಭಿಕ ಬೇಸ್ ಡ್ರೈವನ್ನು ಹೆಚ್ಚಿಸಿ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಆನ್ ಮಾಡಲು ಸಹಾಯ ಮಾಡುತ್ತದೆ.. ಪುಟ ೩೨ರಲ್ಲಿ ಹೇಳಿರುವ ಹಾಗೆ"ಇನ್ಪುಟ್ ಸಿಗ್ನಲ್ ಬದಲಾದರೆ,ಕೆಪಾಸಿಟರ್ನಲ್ಲಿ ಇರುವ ಚಾರ್ಜ್ಗಳು ಟ್ರಾನ್ಸಿಸ್ಟರ್ನ ಬೇಸಿಗೆ ದೂಡಲ್ಪಡುತ್ತವೆ.ಈ ಚಾರ್ಜ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಸಂಗ್ರಹಿಸಿರುವ ಚಾರ್ಜನ್ನು ಹೊಡೆದು ಹಾಕುತ್ತದೆ.ಇದರಿಂದಾಗಿ ಸಂಗ್ರಹಿಸುವ ಸಮಯ ಕಡಿಮೆಯಾಗುತ್ತದೆ"

ಸ್ವಿಚಿಂಗ್ ಟ್ರಾನ್ಸಿಸ್ಟರನ್ನು ಸ್ಯಾಚುರೇಟ್ ಆಗುವುದರಿಂದ ತಪ್ಪಿಸುವುದರ ಮೂಲಕ ಕೂಡ DTLನ ವೇಗವನ್ನು ಹೆಚ್ಚಿಸಬಹುದು.ಇದನ್ನು ಬೇಕರ್ ಕ್ಲಾಂಪಿನ ಮೂಲಕ ಮಾಡಬಹುದು.ರಿಚರ್ಡ್ ಹೆಚ್. ಬೇಕರ್ ಎಂಬ ಸಂಶೋಧಕ ಬೇಕರ್ ಕ್ಲಾಂಪನ್ನು ತನ್ನ ತಾಂತ್ರಿಕ ವರದಿ, "ಗರಿಷ್ಠ ದಕ್ಷತೆಯ ಬದಲಾವಣಾ ಸರ್ಕ್ಯೂಟ್"ನಲ್ಲಿ ಮೊದಲನೆಯ ಬಾರಿಗೆ ವಿವರಿಸಿದ್ದರು  

1964 ರಲ್ಲಿ, ಜೇಮ್ಸ್ ಆರ್ ಬಿಯಾರ್ಡ್ ತಮ್ಮ ಷಾಟ್ಕಿ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಎಂಬ ಆವಿಷ್ಕರಕ್ಕೆ ಪೇಟೆಂಟ್ ಸಲ್ಲಿಸಿದರು.*.ಅವರ ಪೇಟೆಂಟ್ ನಲ್ಲಿ ಪ್ರಸ್ತಾಪಿಸಲಾದ ಷಾಟ್ಕಿ ಡಯೋಡ್ ಸ್ಯಾಚುರೇಶನ್ ಸ್ಥಿತಿಗೆ ಹೋಗದಂತೆ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ತಡೆಯುತ್ತಿತ್ತು.ತಮ್ಮ ವಿಶೇಷ ಡಯೋಡ್ ಅನ್ನು DTLನ ವೇಗದ ಸುಧಾರಣೆಗಾಗಿ ಬಳಸಿಕೊಳ್ಳಬಹುದೆಂದು ಅವರು ತಮ್ಮ ಸಂಶೋಧನೆಯ ಮೂಲಕ ತೋರಿಸಿಕೊಟ್ಟರು.

ಇಂಟರ್ಫೇಸ್ ಪರಿಗಣನೆಗಳು
ರೆಸಿಸ್ಟರ್-ಟ್ರಾನ್ಸಿಸ್ಟರ್ ತರ್ಕವನ್ನು ಪರಿಗಣಿಸಿದರೆ ಅಧಿಕ ಫ್ಯಾನ್-ಇನ್ ಅಂಶ ಈ ತರ್ಕದ ಪ್ರಮುಖ ಉಪಯೋಗ. ಆದರೆ,ಫ್ಯಾನ್ ಓಟ್ ಅಂಶವನ್ನು ಹೆಚ್ಚಿಸಲು ಒಂದು ಹೆಚ್ಚುವರಿ ಡಯೋಡ್ ಮತ್ತು ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ಬಳಸಬೇಕಾಗುತ್ತದೆ.

ಹೆಚ್ಚಿನ ಓದು
ಡಿಜಿಟಲ್

ಡಿಜಿಟಲ್ ಎಲೆಕ್ಟ್ರಾನಿಕ್ಸ್

ಮೈಕ್ರೊಪ್ರೊಸೆಸರ್

ಬಾಹ್ಯ ಸಂಪರ್ಕಗಳು

http://www.asic-world.com/digital/logic2.html
http://www.electronics-tutorials.ws/logic/logic_1.html

ಉಲ್ಲೇಖಗಳು

ವರ್ಗ:ಕ್ರೈಸ್ಟ್ ವಿಶ್ವವಿದ್ಯಾಲಯ ವಿಕಿಪೀಡಿಯ ಶಿಕ್ಷಣ ಯೋಜನೆ-೨೦೧೫-೧೬‎
ವರ್ಗ:ವಿಕಿಕ್ಲಬ್ ಕ್ರೈಸ್ಟ್ ಯೂನಿವರ್ಸಿಟಿ ರಚಿಸಿದ ಲೇಖನಗಳು