ロードストア・アーキテクチャ

ロードストア・アーキテクチャ（load–store architecture）、またはレジスタ・レジスタ・アーキテクチャ（register–register architecture）とは、コンピュータ工学で、命令をメモリアクセス（メモリとレジスタ間の）とALU演算（レジスタ間でのみ発生）の2つのカテゴリに分ける命令セットアーキテクチャのことをいう。

PowerPC、SPARC、RISC-V、ARM、MIPSなどのRISCアーキテクチャはロードストア・アーキテクチャである。

例えば、ロードストア・アプローチでは、加算演算のオペランドとデスティネーションの両方がレジスタになければならない。これは、加算演算のオペランドの一方がメモリにあり、もう一方がレジスタにあるレジスタ・メモリ・アーキテクチャ（たとえばx86のようなCISC命令セット・アーキテクチャ）とは異なる。

ロードストア・アーキテクチャの最も古い例はCDC 6600である。多くのGPUを含む、ほぼすべてのベクトル・プロセッサがロードストア・アプローチを使用している。

 関連項目 
 ロードストア・ユニット
 レジスター・メモリ・アーキテクチャ

 脚注・参考文献 

Category:コンピュータアーキテクチャ