インテル 1103

1103 はインテル社が開発・製造したダイナミック・ランダム・アクセス・メモリ (DRAM) 集積回路 (IC) である。

 解説 
1970年10月に発表された1103は、商業的に利用可能な最初のDRAM ICであり、その小さなサイズと磁気コアメモリと比較しての価格の安さにより、多くのアプリケーションで磁気コアメモリに取って代わりJacob, Bruce et al. (2008). Memory Systems: Cache, DRAM, Disk. Morgan Kaufmann Publishers. pp. 457–458.Jacob, Bruce et al. (2008). Memory Systems: Cache, DRAM, Disk. Morgan Kaufmann Publishers. pp. 457–458.、インテルは「コアは新しいチップに価格戦争で負けました」（cores lose price war to new chip）という勝利宣言を広告したhttp://www.computerhistory.org/revolution/digital-logic/12/280/1466 2025年10月6日閲覧。。

1970年に発表された当初は歩留まりが悪く、1971年に大量に入手できるようになったのは、生産マスクの5段階目になってからであった。

インテルは1974年6月に25万個目の1103 RAMを出荷したA Milestone for the 1103。

 開発 
1969年、ハネウェルのウィリアム・レジッツと彼の同僚は、3トランジスタのダイナミック・メモリ・セルを発明し、半導体業界に生産者を探し始めた。設立されたばかりのインテル社はこれに応え、ウィリアム・レジッツと密接に協力したジョエル・カープの指揮の下、非常によく似た2つの1024ビットチップ、1102と1103を開発したがComputer History Museum: "Oral History of Joel Karp" Interviewed by Gardner Hendrie March 3, 2003 | Atherton, California、最終的には 1103 のみが生産された。

は、1971年に1103の最初のセカンドソースとなった。その後、ナショナルセミコンダクター、シグネティクス、も1103を製造した。

 技術詳細 
リンク=https://en.wikipedia.org/wiki/File:Intel_i1103.JPG|サムネイル|i1103 DRAMメモリの回路構成図。
tRWC580 nsランダム読み出し/書き込みサイクル時間（プリチャージエッジから次のプリチャージエッジまでtPO300 nsアクセス時間： プリチャージHighから有効データ出力までtREF2 msリフレッシュレートVCC16 V供給電圧p-MOS8μm製造プロセス（シリコンゲートMOSFET）Capacity1024 × 1容量×バス幅

 脚注・参考文献 

Category:集積回路
1103
Category:1970年の作品