電界効果テトロード

電界効果テトロードTetrode field-effect transistor, JEDEC definition（でんかいこうかテトロード、Field-effect tetrode）は、2つの電界効果チャネルを背中合わせに作り、その間を接合した半導体素子である。

各チャンネルが他のチャンネルのゲートとなるため、特定のゲート端子を持たない4端子デバイスであり、電圧条件によって他のチャンネルが流す電流が変調される。

 電流-電圧関係 
ここで、第1チャンネルの電圧を 、第2チャンネルの電圧を、第1チャンネルの電流を 、第2チャンネルの電流をとすると、次式が与えられる。

,

ここで、 はチャネルの低電圧コンダクタンス、  はピンチオフ電圧（各チャネルで同じと仮定）である。

 応用 
電界効果テトロードは、信号電圧によって抵抗値が変調されない、高直線性特性の電子可変抵抗器（ポテンショメータ）として使用することができる。

信号電圧はバイアス電圧、ピンチオフ電圧、接合部耐圧を超えることがあり、その限界は散逸に依存する。信号電流はチャネル抵抗に反比例して流れる。信号は空乏層を変調しないので、電界効果四極トランジスタは高い周波数で機能する。同調比は非常に大きくすることができ、対称的なピンチオフ条件では、高抵抗の限界はメガオームの域に達する。

 脚注 

 参照 
 電界効果トランジスタ（Field-effect transistor）
 マルチゲート素子（Multigate device）, other multi-gate devices
 Tetrode transistor, any transistor having four active terminals

Category:半導体素子