Intel Core i7

Intel Core i7（インテル コア アイセブン、以下 "i7"、"Core i7"）は、インテルが製造する、Intel 64命令セットのマイクロプロセッサである。Core 2の後継にあたり、GPUを内蔵していないプロセッサーは、2008年8月8日（米国時間）に発表し、11月16日（日本時間）に発売した。GPU（Intel Graphics）を内蔵したプロセッサーは、モバイル向けを2010年1月、デスクトップ向けを2011年1月に発売した。製品の位置づけは、インテル Core プロセッサー・ファミリーに属する。

 概要 

Intel Core 2の後継にあたり、Nehalemマイクロアーキテクチャ次いでSandy Bridgeマイクロアーキテクチャによって実装されている。Core i7 はハイクラス向けの製品であり、主にメインストリーム向けには8コア/16スレッドと、P8コア＋E8コア/24スレッド、ノートパソコン上位には、P6コア＋E8コア/20スレッドのラインナップとなっている。上位製品には、Core i9(10コア/20スレッドまたは、P8コア＋E16コア/32スレッド)があり、下位製品には、Core i5(主に、6コア12スレッドあるいはP6コア＋E8コアの14コア20スレッド)、Core i3（主に4コア8スレッド）、Pentium（2コア4スレッド又は4コア4スレッド）、Celeron（主に2コア2スレッド又は、2コア4スレッド） が、サーバー向けには Xeon がある。
第一世代のNehalemマイクロアーキテクチャのCore i7デスクトップ向け上位モデルはLGA1366パッケージ。デスクトップ向け下位モデルはアッパーミドルクラス（メインストリーム中の上位機種、ハイパフォーマンスモデル）向けという位置づけであり、Core i5シリーズと同じLGA1156パッケージであった。　第二世代のCore i7シリーズはSandy Bridgeマイクロアーキテクチャとなり、パッケージも、デスクトップ向け製品はハイエンドがLGA2011、メインストリームがLGA1155へ、モバイル向け製品はピンタイプが rPGA988B（対応ソケット：FCPGA988、Socket G2）、はんだボールタイプが BGA1224（対応ソケット：FCBGA1224）へとそれぞれ変更された。　第三世代のCore i7シリーズは、Ivy Bridgeマイクロアーキテクチャ、第四世代のCore i7シリーズは、HaswellマイクロアーキテクチャとなりメインストリームがLGA1150へ変更された。第五世代のCore i7シリーズになると、broadwellマイクロアーキテクチャになり、プロセスルールが22nmから14nmに細かくなった。又、メインストリームのソケットはそのままに、モバイルハイクラス用 (HQ) ソケットがBGA1364（対応ソケット:FCBGA1364）になり、モバイル用ソケットがBGA1168（対応ソケット:FCBGA1168）になった。

 特徴 


 メモリコントローラを（ノースブリッジから）CPUに内蔵し、従来のノースブリッジにあたるIOHとQPIで接続される。下位製品ではノースブリッジが担った（メモリコントローラのみならず他の）機能も内蔵したため、ノースブリッジに該当するLSIがマザーボード上に存在しない。
 メモリはDDR3を利用し、上位製品は (DDR3-1066×3; 25.6GB/s)、下位製品はデュアルチャネル (DDR3-1333×2; 21GB/s) に対応。
 ポイント・ツー・ポイントで接続するQPIを採用したため、従来のP4バスと比較して、チップ間の接続が大幅に高速化している。
 および256KBのL2キャッシュをコアごとに実装するが、は全てのコアで共有される。
 負荷と温度をダイ上のコントローラで常時監視し、高い負荷に応じて自動的にコア許容温度 (T junction) 近くまで動作倍率を引き上げるインテル ターボ・ブースト・テクノロジーを搭載した（仕様に示されるTDPは最大倍率時の要求値である）。
 1つのダイに4つのコアを載せるいわゆるネイティブクアッドコアのパッケージング（ただしArrandaleは2コア）。
 同時マルチスレッディング技術 (SMT) であるハイパースレッディング・テクノロジーを実装し、これを有効化した設定では4コア製品は最大で同時8スレッドの処理が可能。
 SSE4.2、およびPOPCNT命令に対応。
 VT-xが拡張され、新たにVirtual Processor ID (VPID) および Extended Page Tables (EPT) が追加されている。
 最上位モデルであるExtreme Editionのロゴマークは他のモデルが青を用いたのとは異なり黒となる。
 グラフィックコントローラをオンチップで統合する製品も予定されている。ただし、当面はMCM実装で、同一ダイへの統合は行われない。
 Core 2で採用されているソケットLGA775に代わり、上位製品はソケットLGA1366、下位製品はソケットLGA1156が採用された。従前の正円に比べ接点が長円化し、パッケージサイズも42.5mm×45mmへと肥大化従前規格のLGA775は37.5mm×37.5mm。 している。
 32nmプロセスルールの製品はAES-NIに対応する。

 デスクトップ向け製品のソケットは、LGA1155/2011の2種類。コードネームはSandy Bridge, Sandy Bridge-E。
 Intel AVX に対応。
 LGA1155は、LGA1156と似ているがソケットの形状が異なり物理的に互換性はない。
 メモリは Sandy Bridge がデュアルチャネル (DDR3-1333×2; 21GB/s)、Sandy Bridge-E がクアッドチャネル (DDR3×4)。
 DMIの通信速度は、LGA1156の2.5GT/sと比べ5.0GT/sと倍増し、高速化している。
 LGA1155の場合、CPUクーラーはLGA1156のものが流用できる。

Ivy BridgeはSandy Bridgeに比して以下の機能の向上を含む。
 3Dトライゲートトランジスタ（2D 平面トランジスタとの比較で同一パフォーマンスレベルで消費電力が50%少ない）
 PCI Express 3.0。
 CPUの駆動クロック倍率が最大63（Sandy Bridgeは57）
 DRAMは最高2800 MT/sで200 MHz 改善
 HD Graphics 2500/4000。DirectX 11、OpenGL 3.1、OpenCL 1.1をサポート
 組み込みGPUは最高16実行ユニット (EU) を持つ。Sandy Bridgeは最高12
 新しい乱数ジェネレーターとRdRand命令。コードネーム Bull Mountain
 DDR3Lとモバイルプロセッサ向けの設定可能な TDP
 複数の4K解像度の動画再生
 Intel Quick Sync Video

また、この世代からCPU内部の熱伝導材（TIM）がソルダリングからサーマルグリスに変更されている。
このため、一部のユーザー間ではヒートスプレッダを剥がし、TIMを液体金属などの熱伝導率の高いものに変更する殻割りと呼ばれる行為が流行した。

全ての機能を有効にするためにはIntel 7シリーズチップセット採用マザーボードが必要である。機能制限が生じるもののIntel 6シリーズチップセット採用マザーボードにも搭載が可能であることが発表されたIvy BridgeはZ68、P67、H67などでも使えます。

 デスクトップ向けラインナップ 
 第1世代 Nehalem 

全プロセッサ共通事項：プロセスルールは 45nm。
 マイクロアーキテクチャ - Nehalem
 命令セット拡張 - SSE4.1/4.2、テクノロジー - Intel 64、XD bit、TBT 1.0、HT、EIST、PCI Express 2.0 対応
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×4, L2: 256KB×4, L3: 8MB
 発売時期（発表日 or 発売日） - Bloomfield : 2008年11月16日 、Lynnfield : 2009年9月8日 
 特記事項 - AVX/AESは非搭載．vPro/VT-d/TXTは875K以外のLynnfieldで有効．
 補足事項 - BloomfieldはCore 2（デスクトップ向け）シリーズの後継製品。Extreme Editionは、通常のi7と違い、QPIの速度が速く、コア内部のクロック倍率が固定されていない。また、Turbo Mode でのコア内部クロックの倍率が細かく設定可能である。Lynnfieldは2009年9月8日に公式発表、即日発売開始されたクアッドコアプロセッサ。Core i7 / i5と命名された【笠原一輝のユビキタス情報局】 見えてきたIntelの新しいプロセッサブランド戦略 - PC Watch 2009年7月13日。プロセスルール45nmかつパッケージLGA1156で製造された。デュアルチャネルのDDR3メモリコントローラとPCI Express 2.0 x16を実装した。ノースブリッジが担った機能が（Bloomfield世代のようなメモリコントローラのみならず、全て）CPUに統合されたため、メインメモリ以外の外部通信対象はノースブリッジからサウスブリッジに変わっており、その通信は（Bloomfield世代CPUをホストしたノースブリッジ・サウスブリッジ間通信と同様に）DMIで接続されている。なおCPUダイ内での、CPUコアとノースブリッジに相当する部分との通信には旧来CPUの外部通信方式であったQPIがそのまま用いられている。2010年6月1日新たに追加された875Kでは、TurboBoost動作時のクロック倍率が自由に変更可能になっている「Core i7-875K」を試す - Intelが普及価格帯に本気の倍率ロック無しCPU - マイコミジャーナル 2010年5月30日。

Bloomfield
 対応ソケット: LGA1366

+ Bloomfield型番CPUTDP(W)対応メモリQPI(GT/s)コア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L39754 (8) 3.33  3.618130DDR3-10666.49653.23.469604.8950 3.06  3.33940 2.93  3.2930 2.8  3.06920 2.66  2.93

Lynnfield
 対応ソケット: LGA1156

+ Lynnfield型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L38804 (8) 3.06  3.731895DDR3-1333875K2.933.6870870S 2.66 82860 2.83.46 95860S 2.53 82

 第1世代 Westmere 

全プロセッサ共通事項：プロセスルールは 32nm。
 マイクロアーキテクチャ - Nehalem
 対応ソケット - LGA1366
 命令セット拡張 - SSE4.1/4.2、テクノロジー - Intel 64、XD bit、TBT 1.0、HT、EIST
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×6, L2: 256KB×6, L3: 12MB
 発売時期（発表日 or 発売日） - 2010年3月17日 
 特記事項 - AVXは非搭載．vPro/VT-d/TXTは無効

Gulftown
+ Gulftown型番CPUTDP(W)対応メモリQPI(GT/s)コア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L3990X6 (12) 3.46  3.731.512130DDR3-10666.4980X3.333.69804.8970 3.2  3.46

 第2世代 Sandy Bridge 

全プロセッサ共通事項：プロセスルールは 32nm。
 マイクロアーキテクチャ - Sandy Bridge
 命令セット拡張 - SSE4.1/4.2 AVX、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 2.0 対応
 グラフィックス機能 - QSV/3D/CVT HD対応、API - DirectX 10.1、OpenGL 3.1
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 8MB or 10MB or 12MB or 15MB
 発売日 - Sandy Bridge-DT : 2011年1月9日 、Sandy Bridge-E : 2011年11月14日 
 特記事項 - vPro/TXTは、2600/2600Sのみ有効．VT-dは、3970X/3960X(C2ステッピング)/3930K(C2ステッピング)/3820/2600/2600Sのみ有効．

Sandy Bridge-E
 対応ソケット: LGA2011

+ Sandy Bridge-E型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L33970X6 (12) 3.5  4.01.515 150DDR3-16003960X 3.3  3.91303930K 3.23.8 123820 4 (8) 3.6 1 10

Sandy Bridge-DT
 対応ソケット: LGA1155

+ Sandy Bridge-DT型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ2700K4 (8) 3.5  3.918HD 300012850135095DDR3-13332600K3.43.82600HD 200062600S 2.8 65

 第3世代 Ivy Bridge 

全プロセッサ共通事項：プロセスルールは 22nm。
 マイクロアーキテクチャ - Sandy Bridge
 命令セット拡張 - SSE4.1/4.2 AVX、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス機能 - QSV/3D/WiDi/CVT HD対応、API - DirectX 11.0、OpenGL 4.0
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 8MB or 10MB or 12MB or 15MB
 発売日 - Ivy Bridge-DT : 2012年4月29日 、Ivy Bridge-E : 2013年9月11日 
 特記事項 - vPro/TXTは、3770/3770S/3770Tのみ有効．

Ivy Bridge-E
 対応ソケット: LGA2011

+ Ivy Bridge-E型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L34960X6 (12) 3.6  4.01.5 15130DDR3-18664930K 3.43.9 124820K 4 (8) 3.7 1 10

Ivy Bridge-DT
 対応ソケット: LGA1155

+ Ivy Bridge-DT型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ3770K4 (8) 3.53.918HD 400016650115077DDR3-16003770 3.43770S 3.1 653770T 2.5  3.7 45

 第4世代 Haswell 

全プロセッサ共通事項：プロセスルールは 22nm。
 マイクロアーキテクチャ - Haswell
 命令セット拡張 - SSE4.1/4.2 AVX 2.0、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/DVI/VGA、グラフィックス機能 - QSV/3D/WiDi/CVT HD対応、API - DirectX 11.1/11.2/12、OpenGL 4.0/4.3
 DirectX 12 の脆弱性 - Haswellについてはのちに特権昇格の脆弱性が発見され、15.40.44.5107以降のドライバーではDirectX 12のサポートが無効化されたDirectX 12 Applications No Longer Working on 4th Generation Intel® Processor Graphics。Intelのサイトから、15.36 ドライバーを入手可能Windows 7 * / 8.1 *用のインテルRグラフィックスドライバー [15.36]。
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 8MB or 15MB or 20MB
 発売日 - Haswell-DT : 2013年6月2日 、Haswell-E : 2014年8月30日 
 特記事項 - vPro/TXTは、4790/4771/4770/4790S/4770S/4790T/4785T/4770T/4765Tのみ有効．

Haswell-E
 対応ソケット: LGA2011-v3

+ Haswell-E型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L35960X 8 (16) 3.0  3.5 2 20140DDR4-21335930K6 (12) 3.5  3.71.5155820K 3.3  3.6

Haswell-DT
 対応ソケット: LGA1150

+ Haswell-DT型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ4790K4 (8) 4.0  4.418HD 4600203501250 88DDR3-16004770K 3.5  3.9844790 3.6  4.012004771 3.53.94770 3.44790S 3.2  4.0654770S 3.13.94790T 2.7454770T 2.5  3.74785T 2.2  3.2354765T 2.0  3.0

Haswell-H
+ Haswell-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ4770R 4 (8) 3.2  3.91 6 128 Iris Pro 5200 40 200  1300 65 DDR3-1600

 第5世代 Broadwell 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Haswell
 命令セット拡張 - SSE4.1/4.2 AVX 2.0、テクノロジー - Intel 64、XD bit、TBT 2.0、TBMT 3.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/DVI/VGA、グラフィックス機能 - QSV/3D/WiDi/CVT HD対応、API - DirectX 11.2、OpenGL 4.3
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 6MB or 15MB or 20MB or 25MB
 発売日 - Broadwell-DT : 2015年6月18日 、Broadwell-E : 2016年5月31日 
 特記事項 - vPro/TXTは、無効．Turbo Boost Max Technology (TBMT) は、6950X/6900K/6850K/6800Kのみ有効．

Broadwell-E
 対応ソケット: LGA2011-v3

+ Broadwell-E型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L36950X 10 (20) 3.0  3.5 2.5 25140DDR4-24006900K 8 (16) 3.2  3.7 2 206850K6 (12) 3.6  3.81.5156800K 3.4  3.6

Broadwell-DT
 対応ソケット: LGA1150

+ Broadwell-DT型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ5775C 4 (8) 3.3  3.7 1 6 128 Iris Pro 6200 48 300  1150 65 DDR3-1600

Broadwell-H
+ Broadwell-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ5775R 4 (8) 3.3  3.8 1 6 128 Iris Pro 6200 48 300  1150 65 DDR3-1866

 第6世代 Skylake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake
 命令セット拡張 - SSE4.1/4.2 AVX 2.0、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/DVI、グラフィックス機能 - 4K/QSV/3D/WiDi/CVT HD対応、API - DirectX 12、OpenGL 4.4
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×4, L2: 256KB×4, L3: 8MB, 8.25MB, 11MB, 16.5MB
 発売日 - Skylake-S : 2015年8月5日 、Skylake-X : 2017年4月 、Skylake-X Refresh : 2018年12月21日 18コア/36スレッドの「Core i9-9980XE」が遂にデビュー、実売25万円以上、Core i9-9960Xなど下位4モデルも発売
 MSサポート（終了日） -　Windows 7/8.1 のサポートは、2018年7月17日．緊急のセキュリティアップデートは、Windows 7: 2020年1月14日、Windows 8.1：2023年1月10日．
2016年8月11日に撤回を発表．Skylakeに対するサポート期間は、延長サポート終了日までサポートされる．ちなみに、Windows 10からWindows 11へのアップデート要件はSkylake-Xシリーズが緩和された。
 特記事項 - vPro/TXTは、6700/6700Tのみ有効．Intel Software Guard Extensions (SGX) 未対応版は、SR2BR、SR2BT、SR2BU．対応版は、SR2L0、SR2L2、SR2L3．

Skylake-X
 対応ソケット: LGA2066

+ Skylake-X型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L37820X 8 (16) 3.6  4.3 8 11140 DDR4-26667800X 6 (12) 3.5  4.0 6 8.25 DDR4-2400

+ Skylake-X Refresh型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L39800X 8 (16) 3.8  4.4 8 16.5 165 DDR4-2666

Skylake-S
 対応ソケット: LGA1151

+ Skylake-S型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ6700K4 (8) 4.0  4.218HD 530243501150 91DDR4-2133DDR3-16006700 3.4  4.0 656700T 2.8  3.6 1100 35

Skylake-H
+ Skylake-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ6785R 4 (8) 3.3  3.9 1 8 128 Iris Pro 580 72 350  1150 65 DDR4-2133DDR3-1600

 第7世代 Kaby Lake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake
 命令セット拡張 - SSE4.1/4.2 AVX 2.0、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/DVI、グラフィックス機能 - 4K/QSV/3D/WiDi/CVT HD対応、API - DirectX 12、OpenGL 4.4
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×4, L2: 256KB×4, L3: 8MB
 発売日 - Kaby Lake-S : 2017年1月6日、Kaby Lake-X : 2017年Q2
 特記事項 - vPro, TXTはK,X型番（OCモデル）では無効．

Kaby Lake-X
 対応ソケット: LGA2066

+ Kaby Lake-X型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L37740X 4 (8) 4.3  4.5 1 8 112 DDR4-2666

Kaby Lake-S
 対応ソケット: LGA1151

+ Kaby Lake-S型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ7700K4 (8) 4.2  4.518HD 630243501150 91DDR4-2400DDR3-16007700 3.6  4.2 657700T 2.9  3.8 35

 第8・第9世代 Coffee Lake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake
 対応ソケット - LGA1151v2
 命令セット拡張 - SSE4.1,SSE4.2,AVX2、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス出力 - eDP/DP/HDMI 1.4、グラフィックス機能 - 4K/QSV/3D/WiDi/CVT HD対応、API - DirectX 12、OpenGL 4.5
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×6, L2: 256KB×6, L3: 12MB
 発売日 - Coffee Lake-S : 2017年11月2日Intelの最新CPU「Coffee Lake-S」が遂に発売、注目のCore i7-8700Kは税込47,980円、Coffee Lake-S Refresh : 2018年11月2日いよいよ出るぞ！ Core i9-9900KとCore i7-9700Kが11月2日発売、ASCII.JP
 特記事項 - vPro/SIPPは、8086K/9700KFのみ無効．
 補足事項 - Coffee Lake-Sは第8世代、Coffee Lake-S Refreshは第9世代．

Coffee Lake-S
+ Coffee Lake-S型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ8086K6 (12) 4.0  5.01.512UHD 63024350120095DDR4-26668700K 3.7  4.78700 3.2  4.6 658700T 2.4  4.0 35

+ Coffee Lake-S Refresh型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ9700K8 (8)3.64.9212 UHD 630 24 350  120095DDR4-26669700KF colspan="4" 97003.04.7 UHD 630 24 350  1200659700F colspan="4" 9700T 2.0  4.3 UHD 630 24 350  1200 35

 第10世代 Comet Lake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake
 対応ソケット - LGA1200
 命令セット拡張 - SSE4.1,SSE4.2,AVX2、テクノロジー - Intel 64、XD bit、TBT 3.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス出力 - eDP/DP/HDMI 1.4、グラフィックス機能 - 4K/QSV/3D/CVT HD対応、API - DirectX 12、OpenGL 4.5、但し左記の機能はGPUが組み込まれているタイプのみ
 キャッシュ容量 (L1/L2/L3) - L1: 64KB×8, L2: 256KB×8, L3: 16MB
 発売日 - 2020年5月20日第10世代Coreプロセッサがデビュー、最上位の「Core i9-10900K」は最高5.2GHz動作

Comet Lake-S
+ Comet Lake-S型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ10700K8 (16)3.85.0216 UHD 630 24 350  1200125DDR4-293310700KF colspan="4" 107002.94.7 UHD 630 24 350  12006510700F colspan="4" 10700T 2.0  4.4 UHD 630 24 350  1200 35

 第11世代 Rocket Lake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Cypress Cove
 対応ソケット - LGA1200
 命令セット拡張 - SSE4.1,SSE4.2,AVX2,AVX-512、テクノロジー - Intel 64、XD bit、TBT 3.0、HT、EIST、PCI Express 4.0 対応
 グラフィクス出力 - eDP/DP/HDMI 1.4、グラフィクス機能 - 4K/QSV/3D/CVT HD対応、API - DirectX 12.1、OpenGL 4.5、但し左記の機能はGPUが組み込まれているタイプのみ
 キャッシュ容量 (L1/L2/L3) - L1: 80KB×8, L2: 512KB×8, L3: 16MB
 発売日 - 2021年3月30日

Rocket Lake-S
+ Rocket Lake-S型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ11700K8 (16)3.64.9416 UHD 750 32 350  1300125DDR4-320011700KF colspan="4" 117002.54.8 UHD 750 32 350  13006511700F colspan="4" 11700T 1.4  4.5 UHD 750 32 350  1300 35

 第12世代 Alder Lake 

全プロセッサ共通事項：プロセスルールは Intel 7。
 マイクロアーキテクチャ
 Pコア - Golden Cove
 Eコア - Gracemont
 対応ソケット - LGA1700
 キャッシュ容量 (L1/L2/L3) - L1:80KB×8+96KB×4, L2: 1.25MB×8+2MB, L3: 25MB
 発売日 - 2021年11月4日

Alder Lake-S
+ Alder Lake-S型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)型番EU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ12700K8 (16)4 (4)3.64.92.73.81225 UHD 770 32 300  1500125190DDR5-4800DDR4-320012700KF colspan="4" 127002.14.81.63.6 UHD 770 32 300  15006518012700F colspan="4" 12700T 1.4  4.6 1.0  3.4 UHD 770 32 300  1500 35  99

 第13・第14世代 Raptor Lake 

全プロセッサ共通事項：プロセスルールは Intel 7。
 マイクロアーキテクチャ
 Pコア - Raptor Cove
 Eコア - Gracemont
 対応ソケット - LGA1700
 キャッシュ容量 (L1/L2/L3) - L1:80KB×8+96KB×8, L2: 2MB×8+4MB×2/2MB×8+4MB×4, L3: 30MB/33MB
 発売日 - Raptor Lake-S : 2022年10月20日、Raptor Lake-S Refresh : 2023年10月17日
 補足事項 - Raptor Lake-Sは第13世代、Raptor Lake-S Refreshは第14世代.

Raptor Lake-S
+ Raptor Lake-S型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)型番EU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ13700K8 (16)8 (8)3.45.32.54.22430 UHD 770 32 300  1600125253DDR5-5600DDR4-320013700KF colspan="4" 137002.15.11.54.1 UHD 770 32 300  16006521913790F 33 rowspan="2" colspan="4" 13700F3013700T 1.4  4.8 1.0  3.6 UHD 770 32 300  1600 35  106

+ Raptor Lake-S Refresh型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)型番EU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ14700K8 (16)12 (12)3.45.52.54.32833 UHD 770 32 300  1600125253DDR5-5600DDR4-320014700KF colspan="4" 147002.15.31.54.2 UHD 770 32 300  16006521914700F colspan="4" 14700T 1.3  5.0 0.9  3.7 UHD 770 32 300  1600 35  10614790F 8 (8) 2.1  5.3 1.5  4.2 24 36 colspan="4"  65  219

 モバイル向けラインナップ 
 第1世代 Nehalem 

全プロセッサ共通事項：プロセスルールは 45nm。
 マイクロアーキテクチャ - Nehalem
 対応ソケット - Socket G1
 命令セット拡張 - SSE4.1/4.2、テクノロジー - Intel 64、XD bit、TBT 1.0、HT、EIST、PCI Express 2.0 対応
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×4, L2: 256KB×4, L3: 6MB or 8MB
 発売時期（発表日 or 発売日） - 2009年9月 
 特記事項 - AVX/AESは、非搭載．vProは、940XM/920XMのみ無効．VT-x/VT-d/TXTは、有効．
 補足事項 - ClarksfieldはCore 2（モバイル向け）シリーズの後継製品。2チャンネルのDDR3メモリコントローラとPCI Express 2.0 x16を実装。インテルのExtreme Editionに属するCPUにおいて、初めてTXT（Trusted Execution Technology）に対応したプロセッサーである。プロセッサーナンバー末尾の「M」は「Mobile」、「LM」は「Low Voltage」、「UM」は「Ultra Low Voltage」、「Q」は「Quad」、「X」は「extreme」を意味する2010年、真の「モバイルPC元年」到来：「2010 インテルCoreプロセッサー」がもたらす、モバイルノートPCの劇的な進化 (2/4) - ITmedia +D PC USER。

Clarksfield
+ Clarksfield型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L3940XM4 (8) 2.13  3.331855DDR3-1333920XM 2.03.2840QM 1.8645820QM1.73 3.06740QM 2.936720QM 1.6  2.8

 第1世代 Westmere 

全プロセッサ共通事項：プロセスルールは 32nm。
 マイクロアーキテクチャ - Nehalem
 対応ソケット - Socket G1 or オンボード
 命令セット拡張 - SSE4.1/4.2、テクノロジー - Intel 64、XD bit、TBT 1.0、HT、EIST
 グラフィックス機能 - CVT HD対応、API - DirectX 10.1、OpenGL 2.1、PCI Express 2.0 対応
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×2, L2: 256KB×2, L3: 4MB
 発売時期（発表日 or 発売日） - 2010年1月 
 特記事項 - AVXは非搭載．vPro/VT-x/VT-d/AES/TXTは、有効．

Arrandale
+ Arrandale型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ640M2 (4) 2.8  3.460.54HD Graphics1250076635DDR3-1066620M 2.66  3.33660LM 2.26  3.0626656625640LM 2.13  2.93620LM 2.0  2.8680UM 1.46  2.5316650018DDR3-800660UM 1.33  2.4640UM 1.2  2.26620UM 1.06  2.13

 第2世代 Sandy Bridge 

全プロセッサ共通事項：プロセスルールは 32nm。
 マイクロアーキテクチャ - Sandy Bridge
 対応ソケット - Socket G2 or オンボード
 命令セット拡張 - SSE4.1/4.2 AVX、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 2.0 対応
 グラフィックス出力 - eDP/DP/HDMI/SDVO/CRT、グラフィックス機能 - QSV/3D/WiDi/CVT HD対応、API - DirectX 10.1、OpenGL 3.1
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 4MB or 6MB or 8MB
 発売時期（発表日 or 発売日） - 2011年1月 
 特記事項 - vPro/VT-d/TXTは、2670QM/2630QM/2675QM/2635QMのみ無効．

Sandy Bridge
+ Sandy Bridge型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ2960XM4 (8) 2.7  3.718HD 300012650130055DDR3-16002920XM2.5 3.52860QM 3.6452820QM 2.3  3.42760QM 2.4  3.562720QM2.2 3.32675QM3.1 1200DDR3-13332670QM 11002635QM2.02.9 12002630QM 11002640M2 (4) 2.8  3.50.541300352620M 2.7  3.42649M 2.3  3.25001100252629M 2.1  3.02677M 1.8  2.93501200172637M 1.7  2.82657M 1.6  2.7 10002617M 1.5  2.6 950

 第3世代 Ivy Bridge 

全プロセッサ共通事項：プロセスルールは 22nm。
 マイクロアーキテクチャ - Sandy Bridge
 対応ソケット - Socket G2 or オンボード
 命令セット拡張 - SSE4.1/4.2 AVX、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 2.0/3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/SDVO/CRT、グラフィックス機能 - QSV/3D/WiDi/CVT HD対応、API - DirectX 11.0、OpenGL 4.0
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 4MB or 6MB or 8MB
 発売時期（発表日 or 発売日） - 2012年4月 
 特記事項 - vPro/TXTは、36xxQM/35xxUのみ無効．VT-dは、3630QM/3610QM/3632QM(PGA)/3612QM(PGA)のみ無効．PCI Express 3.0は、3xxxXM/3xxxQM/3xxxMのみ対応．SDPは、3689Yのみ7W．

Ivy Bridge
+ Ivy Bridge型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ3940XM4 (8) 3.0  3.918HD 400016650 135055DDR3-16003920XM 2.93.813003840QM 2.8453820QM2.73.7 12503740QM6 13003720QM 2.6  3.6 12503635QM2.43.4 12003630QM 11503615QM2.33.3 12003610QM 11003632QM 2.2  3.2 1150353612QM 2.1  3.1 11003540M2 (4) 3.0  3.70.54 13003525M2.93.6 13503520M 12503687U 2.1  3.3350 1200173667U2.0 3.2 11503537U 3.1 12003517U 1.9  3.0 11503689Y 1.5  2.6 850 13

 第4世代 Haswell 

全プロセッサ共通事項：プロセスルールは 22nm。
 マイクロアーキテクチャ - Haswell
 対応ソケット - Socket G3 or オンボード
 命令セット拡張 - SSE4.1/4.2 AVX 2.0、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 2.0/3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/VGA、グラフィックス機能 - QSV/3D/WiDi/CVT HD対応、API - DirectX 11.1/11.2/12、OpenGL 4.0/4.3
 DirectX 12 の脆弱性 - Haswellについてはのちに特権昇格の脆弱性が発見され、15.40.44.5107以降のドライバーではDirectX 12のサポートが無効化された。Intelのサイトから、15.36 ドライバーを入手可能。
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 4MB or 6MB or 8MB
 発売時期（発表日 or 発売日） - 2013年6月 
 特記事項 - vProは、47xxMQ/47xxHQ/45xxUのみ無効．VT-dは、47xxMQ/4510U/4500Uのみ無効．TXTは、47xxMQ/472xHQ/471xHQ/470xHQ/45xxUのみ無効．SDPは、4610Yのみ6W．PCI Express 3.0は、4xxxMX/4xxxMQ/4xxxM/4xxxHQのみ対応．

Haswell-M
+ Haswell-M型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ4940MX4 (8) 3.1  4.018HD 460020400135057DDR3-16004930MX 3.03.94910MQ 2.91300474900MQ2.83.84810MQ64800MQ 2.7  3.74710MQ 2.5  3.511504700MQ 2.4  3.44712MQ 2.3  3.3374702MQ 2.2  3.24610M2 (4) 3.0  3.70.5413004600M 2.9  3.6

Haswell-H
+ Haswell-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ4980HQ4 (8) 2.8  4.016128Iris Pro 520040200130047DDR3-16004960HQ 2.6  3.84950HQ 2.4  3.64870HQ 2.5  3.712004860HQ 2.4  3.64850HQ 2.3  3.54770HQ 2.2  3.44760HQ 2.1  3.34750HQ 2.0  3.24720HQ 2.6  3.6 rowspan="6" HD 4600204004710HQ 2.5  3.54700HQ2.43.44722HQ1150374712HQ 2.3  3.34702HQ 2.2  3.2

Haswell-U
+ Haswell-U型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ4578U2 (4) 3.0  3.50.54Iris 510040200120028DDR3-1600LPDDR3-16004558U 2.83.34650U 1.7HD 50001100154550U 1.5  3.04600U 2.1  3.3HD 4400204510U 2.0  3.14500U 1.8  3.0

Haswell-Y
+ Haswell-Y型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ4610Y 2 (4) 1.7  2.9 0.5 4 HD 4200 20 200  850 11.5 DDR3-1600LPDDR3-1600

 第5世代 Broadwell 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Haswell
 対応ソケット - オンボード
 命令セット拡張 - SSE4.1/4.2 AVX 2.0、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 2.0/3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/VGA、グラフィックス機能 - QSV/3D/WiDi/CVT HD対応、API - DirectX 11.2、OpenGL 4.3
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 4MB or 6MB
 発売時期（発表日 or 発売日） - Broadwell-H : 2015年6月 、Broadwell-U : 2015年1月 
 特記事項 - vPro/TSX/TXTは、5650U/5600Uのみ有効．PCI Express 3.0は、5xxxHQ系プロセッサーのみ対応．

Broadwell-H
+ Broadwell-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ5950HQ4 (8) 2.9  3.816128Iris Pro 620048300 115047DDR3-1866LPDDR3-18665850HQ 2.7  3.6 11005750HQ 2.5  3.410505700HQ 2.7  3.5

Broadwell-U
+ Broadwell-U型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ5557U2 (4) 3.1  3.40.54 Iris 610048300 1100 28DDR3-1600LPDDR3-18665650U 2.2  3.1HD 60001000155550U 2.0  3.05600U 2.6  3.2HD 550024950DDR3-1600LPDDR3-16005500U 2.4  3.0

 第6世代 Skylake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake
 対応ソケット - オンボード
 命令セット拡張 - SSE4.1/4.2 AVX 2.0、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/DVI、グラフィックス機能 - 4K/QSV/3D/WiDi/CVT HD対応、API - DirectX 12、OpenGL 4.4
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 4MB or 6MB or 8MB
 発売時期（発表日 or 発売日） - 2015年9月 
 MSサポート（終了日） -　Windows 7/8.1 のサポートは、2018年7月17日．緊急のセキュリティアップデートは、Windows 7: 2020年1月14日、Windows 8.1：2023年1月10日．
2016年8月11日に撤回を発表．Skylakeに対するサポート期間は、OSの延長サポート終了日までサポートされる．
 特記事項 - vPro/TXTは、6920HQ/6820HQ/6660U/6650U/6600Uのみ有効．TSXは、6920HQ/6820HQ/6820HK/6660U/6650U/6600Uのみ有効．

Skylake-H
+ Skylake-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ6970HQ4 (8) 2.8  3.718128Iris Pro 58072350 105045DDR4-2133DDR3-1600LPDDR3-18666870HQ 2.7  3.6 10006770HQ 2.6  3.5 6 9506920HQ 2.9  3.88 rowspan="4" HD 5302410506820HK2.73.66820HQ6700HQ 2.6  3.5 6

Skylake-U
+ Skylake-U型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ6567U2 (4) 3.3  3.60.5464 Iris 55048300 1100 28DDR4-2133DDR3-1600LPDDR3-18666660U 2.43.4Iris 5401050156650U2.26560U 3.26600U 2.6  3.4 rowspan="3" HD 520246500U2.53.16498DU HD 510 12

 第7・第8世代 Kaby Lake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake
 対応ソケット - オンボード
 発売時期（発表日 or 発売日） - Kaby Lake-G : 2018年1月 、Kaby Lake-H : 2017年1月 、Kaby Lake-U, Y : 2016年10月 、Kaby Lake-R : 2017年7月 、Amber Lake-Y : 2018年Q3 
 補足事項 - Kaby Lake-H, U, Yは第7世代、Kaby Lake-G, R, Amber Lake-Yは第8世代。

Kaby Lake-G
+ Kaby Lake-G型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番SP数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ8809G4 (8)3.1 4.218RX Vega M GH153610631190100DDR4-24008709G4.18706GRX Vega M GL12809311011658705G

Kaby Lake-H
+ Kaby Lake-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ7920HQ4 (8) 3.1  4.118HD 63024350110045DDR4-2400DDR3-1600LPDDR3-21337820HK2.93.97820HQ7700HQ 2.8  3.8 6

Kaby Lake-U
+ Kaby Lake-U型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ7567U2 (4) 3.54.00.5464 Iris Plus 65048300 1150 28DDR4-2133DDR3-1600LPDDR3-18667660U 2.5Iris Plus 640 1100157560U 2.4  3.8 10507600U 2.8  3.9 rowspan="2" HD 62024 11507500U 2.7  3.5 1050

Kaby Lake-R
+ Kaby Lake-U Refresh型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ8650U4 (8) 1.9  4.218UHD 62024300115015DDR4-2400LPDDR3-21338550U 1.8  4.0

Kaby Lake-Y
+ Kaby Lake-Y型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ7Y75 2 (4) 1.3  3.6 0.5 4 HD 615 24 300  1050 4.5 DR3-1600LPDDR3-1866

Amber Lake-Y
+ Amber Lake-Y型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ8510Y2 (4) 1.8  4.30.54 UHD 617243001050 7 DDR3-1600LPDDR3-21338500Y 1.5  4.2 UHD 615 5 DDR3-1600LPDDR3-1866

+ Amber Lake-Y Refresh型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ10510Y 4 (8) 1.2  4.5 1 8 UHD 617 24 300  1150 7 DDR3-1600LPDDR3-2133

 第8・第9世代 Coffee Lake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake
 対応ソケット - オンボード
 発売時期（発表日 or 発売日） - Coffee Lake-B, H, U : 2018年Q2 、Coffee Lake-H Refresh : 2019年Q2 、Whiskey Lake-U : 2018年Q3 
 補足事項 - Coffee Lake-H Refreshは第9世代、他は第8世代．

Coffee Lake-B
+ Coffee Lake-B型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ8700B 6 (12) 3.2  4.6 1.5 12 UHD 630 24 350  1200 65 DDR4-2666

Coffee Lake-H
+ Coffee Lake-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ8850H6 (12) 2.6  4.31.59UHD 63024350 115045DDR4-2666LPDDR3-21338750H 2.2  4.1 1100

+ Coffee Lake-H Refresh型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ9850H6 (12)2.6 4.61.512UHD 63024350115045DDR4-2666LPDDR3-21339750H4.59750HF colspan="4" 

Coffee Lake-U
+ Coffee Lake-U型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ8569U4 (8) 2.8  4.718128Iris Plus 65548300120028DDR4-2400LPDDR3-21338559U 2.74.58557U 1.7 Iris Plus 645 1150 15

Whiskey Lake-U
+ Whiskey Lake-U型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ8665U4 (8) 1.9  4.818UHD 62024300115015DDR4-2400LPDDR3-21338565U 1.8  4.6

 第10世代 Comet Lake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake

Comet Lake-H
+ Comet Lake-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ10875H8 (16) 2.3  4.9216UHD 63024350120045DDR4-293310870H 2.2  4.810850H6 (12) 2.7  4.91.512115010750H 2.6  4.8

Comet Lake-U
+ Comet Lake-U型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ10810U6 (12)1.1 4.91.512UHD 62024300115015DDR4-2666LPDDR4-2933LPDDR3-213310710U 4.710610U4 (8)1.84.91810510U

 第10世代 Ice Lake 

全プロセッサ共通事項：プロセスルールは 10nm。
 マイクロアーキテクチャ - Sunny Cove

Ice Lake-U
+ Ice Lake-U型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ1068NG74 (8)2.34.128Iris PlusGraphics64300110028DDR4-3200LPDDR4-37331068G71065G7 1.3  3.9 15

Ice Lake-Y
+ Ice Lake-Y型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ1060NG74 (8) 1.23.828Iris PlusGraphics643001100 10LPDDR4-37331060G7 1.0 9

 第11世代 Tiger Lake 

全プロセッサ共通事項：プロセスルールは 10nm。
 マイクロアーキテクチャ - Willow Cove

Tiger Lake-B
+ Tiger Lake-B型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ11700B 8 (16) 3.2  4.8 10 24 UHDGraphics 32 350  1450 65 DDR4-3200

Tiger Lake-H
+ Tiger Lake-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ11850H8 (16) 2.5  4.81024UHDGraphics32350145045DDR4-320011800H 2.34.611600H 6 (12) 2.9 7.5 18

Tiger Lake-H35
+ Tiger Lake-H35型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ11390H4 (8) 3.45.0512Iris XeGraphics96  140035DDR4-3200LPDDR4X-426611375H3.3 135011370H 4.8 

Tiger Lake-UP3
+ Tiger Lake-UP3型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ1195G74 (8)  5.0512Iris XeGraphics96  140015DDR4-3200LPDDR4X-42661185G7 1.8  4.8  13501165G7 1.7  4.7  1300

Tiger Lake-UP4
+ Tiger Lake-UP4型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ1180G74 (8) 1.3  4.6512Iris XeGraphics96 11009LPDDR4X-42661160G7 1.2  4.4 

 第12世代 Alder Lake 

全プロセッサ共通事項：プロセスルールは Intel 7。
 マイクロアーキテクチャ
 Pコア - Golden Cove
 Eコア - Gracemont

Alder Lake-HX
+ Alder Lake-HX型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ12850HX8 (16)8 (8) 2.14.81.53.41425UHDGraphics32 145055157DDR5-4800DDR4-320012800HX2.0 12650HX 6 (12) 4.7 3.3 11.5 24 

+ Alder Lake-HX Refresh型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ13700HX 8 (16)8 (8) 2.1  5.0 1.5  3.7 14 30UHDGraphics 32 155055157DDR5-4800DDR4-320013650HX 6 (12) 2.6  4.9 1.9  3.6 11.5 24 16 

Alder Lake-H
+ Alder Lake-H型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ12800H6 (12)8 (8) 2.4  4.8 1.8  3.711.524Iris XeGraphics96 140045115DDR5-4800DDR4-3200LPDDR5-5200LPDDR4X-426612700H2.34.71.73.5 12650H 4 (4) 9.5 UHDGraphics 64 

Alder Lake-P
+ Alder Lake-P型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ1280P 6 (12)8 (8) 1.84.8 1.3  3.6 11.5 24Iris XeGraphics96  14502864DDR5-4800DDR4-3200LPDDR5-5200LPDDR4X-42661270P4 (8) 2.2 1.6  3.5918 14001260P 2.1  4.7 1.5  3.4 

Alder Lake-U
+ Alder Lake-U型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ1265U2 (4)8 (8) 1.8  4.8 1.3  3.66.512Iris XeGraphics96 12501555DDR5-4800DDR4-3200LPDDR5-5200LPDDR4X-42661255U 1.74.7 1.23.5 1260U1.10.8 950929LPDDR5-5200LPDDR4X-42661250U 

 第13・第14世代 Raptor Lake 

全プロセッサ共通事項：プロセスルールは Intel 7。
 マイクロアーキテクチャ
 Pコア - Raptor Cove
 Eコア - Gracemont

Raptor Lake-HX
+ Raptor Lake-HX型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ13850HX 8 (16) 12 (12) 2.1  5.3 1.5  3.8 28 30 UHDGraphics 32  1600 55  157 DDR5-5600DDR4-3200

+ Raptor Lake-HX Refresh型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ14700HX8 (16) 12 (12) 2.1  5.5 1.5  3.9 28 33UHDGraphics 32 160055157DDR5-5600DDR4-320014650HX 8 (8) 2.2  5.2 1.6  3.7 24 30 16 

Raptor Lake-H
+ Raptor Lake-H型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ13800H6 (12)8 (8) 2.5  5.21.8 4.011.524Iris XeGraphics96 150045115DDR5-5200DDR4-3200LPDDR5-6400LPDDR4X-426613705H2.45.03.7 13700H 13620H 4 (4) 4.9 3.6 9.5 UHDGraphics 64  DDR5-5200DDR4-3200LPDDR5-5200LPDDR4X-4266

Raptor Lake-P
+ Raptor Lake-P型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ1370P 6 (12)8 (8) 1.9  5.2 1.4  3.9 11.5 24Iris XeGraphics96 15002864DDR5-5200DDR4-3200LPDDR5-6400LPDDR4X-42661360P 4 (8) 2.2  5.0 1.6  3.7 9 18 

Raptor Lake-U
+ Raptor Lake-U型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ1365U2 (4)8 (8) 1.8  5.2 1.3  3.96.512Iris XeGraphics96 13001555DDR5-5200DDR4-3200LPDDR5-6400LPDDR4X-42661355U 1.7  5.0 1.2  3.7 

 組み込み向けラインナップ 
 第1世代 Westmere 

全プロセッサ共通事項：プロセスルールは 32nm。
 マイクロアーキテクチャ - Nehalem
 対応ソケット - オンボード
 命令セット拡張 - SSE4.1/4.2、テクノロジー - Intel 64、XD bit、TBT 1.0、HT、EIST、API - DirectX 10.1、OpenGL 2.1、PCI Express 2.0 対応
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×2, L2: 256KB×2, L3: 4MB
 発売時期（発表日 or 発売日） - 2010年1月 
 特記事項 - AVXは、非搭載．vProは、620LEのみ有効．

Arrandale
+ Arrandale型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ610E2 (4) 2.53  3.20.54HD Graphics12 500  766 35DDR3-1066620LE 2.0  2.8 266  566 25660UE 1.33  2.416650018DDR3-800620UE 1.06  2.13

 第2世代 Sandy Bridge 

全プロセッサ共通事項：プロセスルールは 32nm。
 マイクロアーキテクチャ - Sandy Bridge
 対応ソケット - Socket G2 or オンボード
 命令セット拡張 - SSE4.1/4.2 AVX、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 2.0 対応
 グラフィックス出力 - eDP/DP/HDMI/SDVO/CRT、グラフィックス機能 - QSV/3D/WiDi/CVT HD対応、API - DirectX 10.1、OpenGL 3.0
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 4MB or 6MB
 発売時期（発表日 or 発売日） - 2011年1月 

Sandy Bridge
+ Sandy Bridge型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ2715QE4 (8)2.13.016HD 300012650120045DDR3-16002710QE2655LE2 (4) 2.2  2.90.54 1000 25DDR3-13332610UE 1.5  2.4 350  850 17

 第3世代 Ivy Bridge 

全プロセッサ共通事項：プロセスルールは 22nm。
 マイクロアーキテクチャ - Sandy Bridge
 対応ソケット - Socket G2 or オンボード
 命令セット拡張 - SSE4.1/4.2 AVX、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/SDVO/CRT、グラフィックス機能 - QSV/3D/CVT HD対応、API - DirectX 11.0、OpenGL 4.0
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×コア数, L2: 256KB×コア数, L3: 4MB or 6MB
 発売時期（発表日 or 発売日） - 2012年4月 

Ivy Bridge
+ Ivy Bridge型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ3615QE4 (8)2.33.316HD 400016650100045DDR3-16003610QE3612QE 2.1  3.1 353555LE2 (4) 2.5  3.20.54 550 253517UE 1.7  2.8 350 17

 第4世代 Haswell 

全プロセッサ共通事項：プロセスルールは 22nm。
 マイクロアーキテクチャ - Haswell
 命令セット拡張 - SSE4.1/4.2 AVX 2.0、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 3.0 対応　
 グラフィックス出力 - eDP/DP/HDMI/VGA、グラフィックス機能 - QSV/3D/WiDi/CVT HD対応、API - DirectX 11.1/11.2/12、OpenGL 4.0/4.3
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×4, L2: 256KB×4, L3: 6MB or 8MB
 発売時期（発表日 or 発売日） - 2013年6月 
 特記事項 - TSXは、無効．vProは、4700EQのみ有効．TBT 2.0は、4700EC/4702ECのみ無効．

Haswell-DT
 対応ソケット: LGA1150

+ Haswell-DT型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ4770TE 4 (8) 2.3  3.3 1 8 HD 4600 20 350  1000 45 DDR3-1600

Haswell-H
+ Haswell-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ4860EQ4 (8) 1.83.216128Iris Pro 520040 750100047DDR3-16004850EQ 1.6 6504701EQ2.43.4 rowspan="4" HD 4600204004700EQ4700EC 2.7 rowspan="2" 8 rowspan="2" colspan="4"  434702EC 2.0 27

 第5世代 Broadwell 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Haswell
 対応ソケット - オンボード
 命令セット拡張 - SSE4.1/4.2 AVX 2.0、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/DVI/VGA、グラフィックス機能 - QSV/3D/WiDi/CVT HD対応、API - DirectX 11.2、OpenGL 4.3
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×4, L2: 256KB×4, L3: 6MB
 発売時期（発表日 or 発売日） - 2015年6月 

Broadwell-H
+ Broadwell-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 L4 定格 ターボ5850EQ4 (8) 2.73.416 128 Iris Pro 6200 48300100047DDR3-16005700EQ 2.6  HD 5600 24

 第6世代 Skylake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake
 命令セット拡張 - SSE4.1/4.2 AVX 2.0、テクノロジー - Intel 64、XD bit、TBT 2.0、HT、EIST、PCI Express 3.0 対応
 グラフィックス出力 - eDP/DP/HDMI/DVI、グラフィックス機能 - 4K/QSV/3D/WiDi/CVT HD対応、API - DirectX 12、OpenGL 4.4
 キャッシュ容量 (L1/L2/L3) - L1: (32KB+32KB)×4, L2: 256KB×4, L3: 8MB
 発売時期（発表日 or 発売日） - 2015年10月 

Skylake-S
 対応ソケット: LGA1151

+ Skylake-S型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ6700TE 4 (8) 2.4  3.4 1 8 HD 530 24 350  1000 35 DDR4-2133DDR3-1600

Skylake-H
+ Skylake-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ6820EQ4 (8) 2.8  3.518HD 530243501000 45DDR4-2133DDR3-1600LPDDR3-18666822EQ 2.0  2.8 25

 第7世代 Kaby Lake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake

Kaby Lake-H
+ Kaby Lake-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ7820EQ 4 (8) 3.0  3.7 1 8 HD 630 24 350  1000 45 DDR4-2400

 第8世代、第9世代 Coffee Lake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake

Coffee Lake-S
 対応ソケット: LGA1151v2

+ Coffee Lake-S Refresh型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ9700E8 (8) 2.6  4.4212UHD 630243501150 65DDR4-26669700TE 1.8  3.8 35

Coffee Lake-H
+ Coffee Lake-H Refresh型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ9850HE6 (12) 2.7  4.41.59UHD 630243501150 45DDR4-26669850HL 1.9  4.1 25

Whiskey Lake-U
+ Whiskey Lake-U型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ8665UE 4 (8) 1.7  4.4 1 8 UHD 620 24 300  1150 15 DDR4-2400LPDDR3-2133

 第10世代 Comet Lake 

全プロセッサ共通事項：プロセスルールは 14nm。
 マイクロアーキテクチャ - Skylake
 対応ソケット - LGA1200

Comet Lake-S
+ Comet Lake-S型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ10700E8 (16) 2.9  4.5216UHD 630243501150 65DDR4-293310700TE 2.0  4.4 35

 第11世代 Tiger Lake 

全プロセッサ共通事項：プロセスルールは 10nm。
 マイクロアーキテクチャ - Willow Cove

Tiger Lake-H
+ Tiger Lake-H型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ11850HE 8 (16) 2.6  4.7 10 24 UHDGraphics 32 350  1350 45 DDR4-3200

Tiger Lake-UP3
+ Tiger Lake-UP3型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)ブランドEU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボ1185GRE4 (8)1.84.4512Iris XeGraphics96 135015DDR4-3200LPDDR4X-42661185G7E 

 第12世代 Alder Lake 

全プロセッサ共通事項：プロセスルールは Intel 7。
 マイクロアーキテクチャ
 Pコア - Golden Cove
 Eコア - Gracemont

Alder Lake-S
 対応ソケット: LGA1700

+ Alder Lake-S型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)型番EU数クロック(MHz)PコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ12700E8 (16)4 (4) 2.1  4.8 1.6  3.61225UHD 770323001500 65DDR5-4800DDR4-320012700TE 1.4  4.6 1.0  3.4 35

Alder Lake-H
+ Alder Lake-H型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ12800HE 6 (12) 8 (8) 2.4  4.6 1.8  3.5 11.5 24 Iris XeGraphics 96  1350 45  115 DDR5-4800DDR4-3200LPDDR5-5200LPDDR4X-4266

Alder Lake-P
+ Alder Lake-P型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ1270PE 4 (8) 8 (8) 1.8  4.5 1.2  3.3 9 18 Iris XeGraphics 96  1350 28  64 DDR5-4800DDR4-3200LPDDR5-5200LPDDR4X-4266

Alder Lake-U
+ Alder Lake-U型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ1265UE 2 (4) 8 (8) 1.7  4.7 1.2  3.5 6.5 12 Iris XeGraphics 96  1250 15  55 DDR5-4800DDR4-3200LPDDR5-5200LPDDR4X-4266

Alder Lake-PS
 対応ソケット: LGA1700

+ Alder Lake-PS型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ12800HL6 (12)8 (8) 2.4  4.8 1.8  3.711.524Iris XeGraphics96 140045DDR5-4800DDR4-320012700HL 2.3  4.7 1.7  3.5 

+ Alder Lake-PS型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ1265UL2 (4)8 (8) 1.8  4.8 1.3  2.76.512Iris XeGraphics96 125015DDR5-4800DDR4-32001255UL 1.7  4.7 1.2  2.6 

 第13・第14世代 Raptor Lake 

全プロセッサ共通事項：プロセスルールは Intel 7。
 マイクロアーキテクチャ
 Pコア - Raptor Cove
 Eコア - Gracemont

Raptor Lake-S
 対応ソケット: LGA1700

+ Raptor Lake-S型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)型番EU数クロック(MHz)PコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ13700E8 (16)8 (8) 1.9  5.1 1.3  3.92430UHD 770323001600 65DDR5-5600DDR4-320013700TE 1.1  4.8 0.8  3.6 35

+ Raptor Lake-S Refresh型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)型番EU数クロック(MHz)PコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ14701E8 (16) rowspan="2"  2.6  5.4 rowspan="2" colspan="2" 1633UHD 770323001650 65DDR5-5600DDR4-320014701TE 2.1  5.2 45

Raptor Lake-H
+ Raptor Lake-H型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ13800HRE6 (12)8 (8)2.55.01.84.011.524Iris XeGraphics96 140045115DDR5-5200DDR4-3200LPDDR5-6400LPDDR4X-426613800HE 

Raptor Lake-P
+ Raptor Lake-P型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ1375PRE6 (12)8 (8)1.94.81.23.711.524Iris XeGraphics96 14002864DDR5-5200DDR4-3200LPDDR5-6400LPDDR4X-42661370PRE 1370PE 

Raptor Lake-U
+ Raptor Lake-U型番CPUGPUTDP (W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドEU数クロック(MHz)PBPMTPPコアEコア Pコア Eコア 定格 ターボ 定格 ターボ L2 L3 定格 ターボ1366URE2 (4)8 (8)1.74.91.23.76.512Iris XeGraphics96 13001555DDR5-5200DDR4-3200LPDDR5-6400LPDDR4X-42661365URE 1365UE 

 脚注 

 注釈 

 出典 

 参考文献 

 Microsoft サポート ライフサイクル　Windows 7 と Windows 8.1 をサポートする Skylake 搭載システム、- Microsoft　(Windows Home Page) 　2016年3月18日閲覧
 Microsoft サポート ライフサイクル　Skylake デバイス上の Windows 7 および Windows 8.1 に対するサポートポリシーの更新、- Microsoft　(WINDOWS BLOG FOR JAPAN)、2016年3月19日閲覧
 Microsoft サポート ライフサイクル　Windows のチップに関するサポートポリシーの更新、- Microsoft　(WINDOWS BLOG FOR JAPAN)、2016年8月11日閲覧

 関連項目 

 外部リンク 
 インテル Core i7 プロセッサー 
 Intel® Core i7 Processors 
 Intel Quality Document Management System (QDMS) 

Core i7