SPARC

SPARC (acrónimo de Scalable Processor ARChitecture) é unha arquitectura  RISC big-endian, é dicir, unha arquitectura cun conxunto reducido de instrucións. Baséase nos deseños RISC I e II da Universidade de California, Berkeley que foron definidos entre os anos 1980 e 1982.

A empresa Sun Microsystems deseñou esta arquitectura no ano 1985 e licenzouna a outros fabricantes como Texas Instruments, Cypress Semicondutor, Fujitsu, LSI Logic entre outros.

SPARC é a primeira arquitectura RISC aberta e como tal as especificacións de deseño están publicadas, así outros fabricantes de microprocesadores poden poñer en funcionamento o seu propio deseño.

Unha das ideas innovadoras desta arquitectura é a ventá de rexistros que permite facer facilmente compiladores de alto rendemento e unha significativa redución de memoria nas instrucións "load/restore" en relación con outras arquitecturas RISC. As vantaxes aprécianse sobre todo en programas grandes.

A cpu SPARC esta composta dunha unidade enteira (IU) "Integer Unit" que procesa a execución básica e unha unidade de punto flotante (FPU) "Floating-Point Unit" que executa as operacións e cálculos de reais. A IU e a FPU poden ou non estar integradas no mesmo chip.

Aínda que non é unha parte formal da arquitectura, as computadoras baseadas en sistemas SPARC de Sun Microsystems teñen unha unidade de manexo de memoria (MMU) e un gran caché de direccións virtuais (para instrucións e datos) que están dispostos perifericamente sobre un bus de datos e direccións de 32 bits.

Principais características
Emprega ventás de rexistros.
32 rexistros de enteiros de 32 bits.
16 rexistros de punto flotante de 64 bits (para o caso de dobre precisión) que se poden utilizar como 32 rexistros de 32 bits (para precisión simple).
Modos de direccionamento:
Inmediato (constantes de 13 bits).
Directo (offset de 13 bits).
Indirecto (rexistro + offset de 13 bits o rexistro + rexistro).
Utiliza instrucións retardadas (saltos, load e store ).
Manexo de memoria:
Espazo virtual de 4 xigabytes.
Unidade de manexo de memoria (MMU) que traballa con páxinas de tamaño configurable.

Versións
SPARC
Primeira xeración liberada en 1987.
Frecuencias de reloxo de 16 a 50 Mhz.
Deseño escalar.

Super SPARC
Segunda xeración liberada en 1992.
Frecuencias de reloxo de 33 a 50 Mhz.
Deseño super escalar.

Ultra SPARC II
Lanzado a mediados de 1996.
Arquitectura super escalar de 4 etapas e de 64 bits.
Cinco unidades de punto flotante.
Velocidades entre 250 e 300 Mhz.

Categoría:Hardware
Categoría:Abreviación