مرحله پیشین خط

بندانگشتی| فرایند برساخت سیماس
مرحله پیشین خط (FEOL) اولین بخش از برساخت آی‌سی است که در آن قطعات جداگانه (ترانزیستورها، خازن‌ها، مقاومت‌ها و غیره) در نیم‌رسانا الگو زَده می‌شوند. FEOL به‌طور کلی تا نِهِشت  لایه‌های میان‌هابند فلزی (اما بدون احتساب آن) همه چیز را پوشش می‌دهد.

برای فرایند سیماس، FEOL تمام مراحل برساخت مورد نیاز برای تشکیل عناصر CMOS کاملاً مجزاشده شامل:
 انتخاب نوع ویفر مورد استفاده؛ مسطح‌سازی شیمیایی-مکانیکی و تمیزکردن ویفر.
 عایق‌بندی ترانشه کم‌عمق (STI) (یا لوکوس در مراحل اولیه، با اندازه مشخصه > ۰٫۲۵ میکرومتر)
 تشکیل چاه
 تشکیل ماژول گیت
 تشکیل ماژول سورس و درین

 جستارهای وابسته 
 مرحله پسین خط
 مدار مجتمع

 منابع 

 خواندن بیشتر 
 «CMOS: طراحی مدار، رونگاری  و شبیه‌سازی» Wiley-IEEE، ۲۰۱۰.شابک 978-0-470-88132-3 . صفحات ۱۷۷-۱۷۸ (فصل ۷٫۲ یکپارچه‌سازی CMOS)؛ صفحات ۱۸۰–۱۹۹ (۷٫۲٫۱ پکپارچه‌سازی مرحله پیشین خط)

رده:وسایل الکترونیکی
رده:فناوری ساخت ادوات نیم‌رسانا