DRAM

DRAM son les sigles de la voz inglesa Dynamic Random Access Memory, que significa memoria dinámica d'accesu aleatoriu (o RAM dinámica), pa denominar a un tipu de teunoloxía de memoria RAM basada en condensadores, que pierden la so carga progresivamente, precisando d'un circuitu dinámicu de refrescu que, cada ciertu periodu, revisa dicha carga y reponer nun ciclu d'enfresco. N'oposición a esti conceutu surde'l de memoria SRAM (RAM estática), cola que se denomina al tipu de teunoloxía RAM basada en semiconductores que, mientres siga alimentada, nun precisa refrescu. 

Úsase principalmente como módulos de memoria principal RAM d'ordenadores y otros dispositivos. La so principal ventaya ye la posibilidá de construyir memories con una gran densidá de posiciones y qu'inda funcionen a una velocidá alta: na actualidá fabríquense integraos con millones de posiciones y velocidaes d'accesu midíos en millones de bit per segundu.

Como'l restu de memories RAM, ye volátil, esto ye, si atáyase l'alimentación llétrico, la información almacenada se volatiliza. Foi inventada a finales de los sesenta y ye una de les memories más usaes na actualidá.

 Historia 
La memoria dinámica foi desenvuelta nos llaboratorios d'IBM pasando por un procesu evolutivu que la llevó d'usar 6 transistores a namái un condensador y un transistor, como la memoria DRAM que conocemos güei. La invención d'esta postrera facer Robert Dennardhttp://www.research.ibm.com/journal/rd/391/adler.html Historia d'investigaciones de IBM (n'inglés) quien llogró una patente norteamericana en 1968http://www.freepatentsonline.com/3387286.pdf Patente # 3'387.286 pa la memoria DRAM por una memoria fabricada con un solu transistor d'efeutu de campu y un condensador.

Los esfuercios de IBM taben empuestos a ameyorar los sos equipos de cómputu como por casu la llinia System 360: el modelu 25 en 1968 yá incluyía un ScratchPad (una especie de Caxé controlada por software) en forma d'integraos 5 vegaes más rápidos que la memoria principal basada en nucleos de ferrita.http://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_PP2025.html Descripción del equipu System 360 modelu 25 de IBM
Dáu'l modelu de negocios de IBM que consistía en vender o arrendar ordenadores,un negociu rentable, pa IBM l'usu de DRAM amenorgar a ser el complementu de la memoria principal basada en nucleos magnéticos. Nun hubo interés en comercializar esi tipu de memories pa otros fabricantes nin tampoco se pensó n'usar les teunoloxíes d'estáu sólidu tipu SRAM o DRAM pa construyir la memoria principal. 
La empresa Intel foi creada p'aprovechar esa oportunidá de negocios: Gordon Moore, reparaba que va tiempu la industria de los semiconductores estancárase, a pesar d'esistir potenciales usos de los integraos de siliciu como la fabricación de memories SRAM y DRAM.The Power of Boldness: "Ten Master Builders of American Industry Tell Their Success Stories" páxina 82 
Anque Intel empecipiar con memories SRAM como la i1101 y la i3101, el primer productu rentable foi l'integráu de memoria DRAM i1103 de 1024 bits. El i1103 llanzáu en 1970 taba formáu por celdes de memoria con 3 transistores tipo PMOS y un condensador, taba entamáu nun arreglu de 32 files y 32 columnes, empacado nun encapsulado de 18 pines y con un costu de 1 centavu por bit yera un fuerte competidor pa les memories de nucleu. La producción y calidá del integráu yera malo de caltener, fechu que se demostró cuando Intel apurrió parte de la producción a otra empresa llamada Microelectronics Integrated Limited (MIL) que nun principiu pudo llograr meyores resultaos que la mesma Intel, pero dempués del cambéu importante nel procesu de fabricación nun foi capaz de producir.

La memoria i1103 yera bien primitiva en comparanza a les memories DRAM de l'actualidá, aun así portábase meyor que la memoria de nucleu y con un preciu menor. A finales de 1971 convirtiérase nel productu dominante pa la fabricación de memoria principal y yera usáu por 14 ente 18 de los principales fabricantes d'ordenadores, ganando'l llamátigu "core killer".

 Reinvención de la memoria DRAM 
Pa 1973 Intel y otros fabricantes construyíen y empacaban los sos integraos de memoria DRAM emplegando un esquema nel que s'aumentar un pin por cada vez que se doblar la capacidá. D'alcuerdu a esti esquema, un integráu de 64 kilobits tendría 16 pines solu pa les direiciones. Dientro de los costos más importantes pal fabricante y el ensamblador de circuitos impresos taba la cantidá de pines del barafuste y nun mercáu tan competíu yera crucial tener los menores precios. Por cuenta de eso, un integráu con una capacidá de 16 pines y 4Kb de capacidá foi un productu apreciáu polos usuarios, qu'atopaben a los integraos de 22 pines, ufiertaos por Intel y Texas Instruments como insumos costosos.

El llanzamientu de la memoria MK4096 de 4K, con un solu transistor por celda y con direccionamientu multiplexado resultó del trabayu de Robert Proebsting quien reparo que nes celdes con un solu transistor, yera imposible aportar la información nuna posición, unviando coles mesmes los datos de fila y columna a la matriz: había qu'unviar les señales una dempués de la otra. La solución a nivel de la celda conducía a un aforru nel barafuste, una y bones la direición podría recibise en dos etapes, amenorgando la cantidá de pines usaos.http://archive.computerhistory.org/resources/text/Oral_History/Proebsting_Robert/102658285.05.01.pdfPor casu pa un integráu de 64 Kb pasar de 16 pines dedicaos a solu 8 y dos más pa señales de control extra. La multiplexación en tiempu ye un esquema de direccionamientu que trai munches ventayes, a cuenta de unos pocos cambeos nel circuitu esternu, de manera que se convirtió nun estándar de la industria qu'inda se caltién. Muncha de la terminoloxía usada na fueya de datos del MK4096 inda s'usa y munchos de los parámetros de temporización como'l retardo RAS a CAS fueron instauraos con esi productu, ente otros aspeutos.

 Funcionamientu 
La celda de memoria ye la unidá básica de cualquier memoria, capaz d'almacenar un Bit nos sistemes dixitales. La construcción de la celda define'l funcionamientu de la mesma, nel casu de la DRAM moderna, consiste nun transistor d'efeutu de campu y un condensador. El principiu de funcionamientu básicu, ye senciellu: una carga almacenar nel condensador significando un 1 y ensin carga un 0. El transistor funciona como un interruptor que coneuta y desconecta al condensador. Esti mecanismu puede implementase con dispositivos discretos y de fechu munches memories anteriores a la dómina de los semiconductores, basar n'arreglos de celdes transistor-condensador.

Les celdes en cualquier sistema de memoria, entamar na forma de matrices de dos dimensiones, a les cualos apuértase per mediu de les files y les columnes. Na DRAM estes estructures contienen millones de celdes y fabríquense sobre la superficie de la pastilla de siliciu formando árees que son visibles a güeyu. Nel exemplu tenemos un arreglu de 4x4 celdes, nel cual les llinies horizontales coneutaes a les compuertes de los transistores son les llamaes files y les llinies verticales coneutaes a les canales de los FET son les columnes.

P'aportar a una posición de memoria precisa una direición de 4 bits, pero nes DRAM les direiciones tán multiplexadas en tiempu, ye dicir únviense por metaes. Les entraes marcaes como a0 y a1 son el bus de direiciones y pol mesmu entra la direición de la fila y dempués la de la columna. Les direiciones estremar por mediu de señales de sincronización llamaes RAS (del inglés Row Address Strobe) y CAS (Column Address Strobe) qu'indiquen la entrada de cada parte de la direición.

Los pasos principales pa una llectura son:

 Les columnes son precargadas a un voltaxe igual a la metá del voltaxe de 1 lóxicu. Esto ye posible una y bones les llinies pórtense como grandes condensadores, dada'l so llargor tienen un valor más altu que la de los condensadores nes celdes.
 Una fila ye energizada per mediu del decodificador de files que recibe la direición y la señal de RAS. Esto fai que los transistores coneutaos a una fila conduzan y dexando la conexón llétrica ente les llinies de columna y una fila de condensadores. L'efectu ye'l mesmu que se produz al coneutar dos condensadores, unu cargáu y otru de carga desconocida: produzse un balance de que dexa a los dos con un voltaxe bien similar, compartiendo les cargues. La resultancia final depende del valor de carga nel condensador de la celda coneutada a cada columna. El cambéu ye pequeñu, una y bones la llinia de columna ye un condensador más grande que'l de la celda.
 El cambéu ye midíu y amplificáu por una seición que contién circuitos de realimentación positiva: si'l valor a midir ye menor que'l la metá del voltaxe de 1 lóxicu, la salida va ser un 0, si ye mayor, la salida refacer a un 1. Funciona como un arredondio. 
 La llectura realizar en toles posiciones d'una fila de manera que al llegar la segunda parte de la direición, decídese cual ye la celda deseyada. Esto asocede cola señal CAS. El datu ye apurríu al bus de datos per mediu de la lineo D.O. y les celdes arreyaes nel procesu son reescritas, una y bones la llectura de la DRAM ye destructiva.

La escritura nuna posición de memoria tien un procesu similar al de riba, pero en llugar de lleer el valor, la llinia de columna ye llevada a un valor indicáu pela llinia D.I. y el condensador ye cargáu o descargáu. El fluxu del datu ye amosáu con una llinia gruesa nel gráficu.

 Ver tamién 
 SRAM
 A-RAM
 Tubu Williams
 FPM DRAM

 Enllaces esternos 
 Videu de R. Dennard inventor de la DRAM





 Referencies 

Categoría:Hardware
Categoría:Memories volátiles