시스템베릴로그

시스템베릴로그(SystemVerilog, 표준 IEEE 1800)는 전자 시스템의 모델링, 디자인, 시뮬레이션, 테스트, 구현에 사용되는 하드웨어 기술 및 하드웨어 검증 언어이다. 시스템베릴로그는 베릴로그 및 일부 확장에 기반을 두며 2008년부터 베릴로그는 동일 IEEE 표준의 일부이다. 반도체, 일렉트로닉스의 설계 산업에 흔히 사용된다.

외부 링크 
IEEE Standard Reference
The most recent SystemVerilog standard documents are available at no cost from IEEExplore.
 1800-2017 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language
Tutorials
 SystemVerilog Tutorial
 SystemVerilog Tutorial for Beginners
Standards Development
 IEEE P1800 – Working group for SystemVerilog
 Sites used before IEEE 1800-2005
 SystemVerilog official website
 SystemVerilog Technical Committees
Language Extensions
 Verilog AUTOs – An open source meta-comment system to simplify maintaining Verilog code
Online Tools
 EDA Playground – Run SystemVerilog from a web browser (free online IDE)
 sverule – A SystemVerilog BNF Navigator (current to IEEE 1800-2012)
Other Tools
 SVUnit – unit test framework for developers writing code in SystemVerilog. Verify SystemVerilog modules, classes and interfaces in isolation.
 sv2v - open-source converter from SystemVerilog to Verilog

하드웨어 기술 언어
2002년 개발된 프로그래밍 언어