Ice Lakeマイクロアーキテクチャ

Ice Lake（アイスレイク）とはインテルによって開発されたマイクロプロセッサのコードネームである。

2019年5月28日に第10世代Intel Coreプロセッサとして製品化された。

サーバ向けには2021年4月6日に第3世代Xeonスケーラブルプロセッサとして製品化された。

概要
Ice Lakeは、Intelの10nmプロセスで製造されるプロセッサーとして初めて量産出荷を実現し、Skylake以来4年ぶりのアーキテクチャ刷新となるSunny Coveマイクロアーキテクチャの採用によりIPCが平均18%向上した。
開発はSkylakeに続きイスラエルのハイファチームが担当。

当初はプロセス・アーキテクチャ最適化モデルのもとで2017年末の出荷を計画していたが、10nmプロセス量産の度重なる遅延に伴い、製品化が2019年にまでずれ込んだ。更にサーバ向けのIce Lake-SPは2020年出荷の予定が2021年まで遅れた。

同じく10nmプロセスを用いて2018年に限定出荷されたCannon Lakeとは異なり、統合グラフィックスが使えるなど機能に制限がなく量産されたが、最適化の進んだ14nm++と比べて動作クロックが上げられず、絶対性能が求められる市場にはComet LakeやCooper Lakeが用意された。

特徴 
 10nmプロセス (10nm+)
 Sunny Coveコア
 ITLBの増量 (16エントリ)
 分岐予測の改善
 デコーダーの追加 (5-Way)
 uOPキャッシュの増量 (2.25K uOPs)
 Allocation Queueの強化 (140; 2x70 uOPs)
 Out-of-Order Windowの増量 (352エントリ)
 スケジューラーの強化 (160エントリ、整数280 + FP224)
 実行ポートの追加 (10ポート)
 実行ユニットの強化 (LEA、Shuffle、iDIV、MulHi)
 データバッファーの強化 (帯域2倍、ロード128 + ストア72)
 L1データキャッシュの増量 (48KB、12-Way)
 L2キャッシュの増量 (512KB、8-Way)
 L2 TLBの増量 (2048エントリ)
 AVX2/512実行時のクロック制限緩和
 新しい命令
 AVX-512 VBMI2/VPOPCNTDQ/BITALG/VPCLMULQDQ/GFNI/VAES
 SSE_GFNI
 AVX_GFNI
 RDPID
 スプリットロック検出
 高速ショートレップMOV

クライアント向け (ICL) 
 Gen 11 Graphics
 最大64実行ユニット (1.126TFlops)
 L3キャッシュの増量 (3MB)
 可変レートシェーディングに対応 (Coarse Pixel Shading)
 タイルベースレンダリング
 Adaptive Sync対応
 DDR4-3200/LPDDR4/LPDDR4X
 Thunderbolt 3を統合
 Gen 11 Display
 eDP 1.4b
 DisplayPort 1.4a
 HDMI2.0b
 Image Processing Unit 4
 495 シリーズのチップセットをオンパッケージ化 (ICL-PCH)
 FIVR (PCHからCPUも制御)
 Wi-Fi 6のMACを統合

サーバー向け (ICX) 
最大40コア
L2キャッシュの増量 (1.25MB/コア)
L3キャッシュの増量 (1.5MB/コア)
新しい命令 (TME、PCONFIG、WBNOINVD、ENCLV)
8ch DDR4-3200
PCI Express Gen4
UPIの高速化 (11.2GT/s)
【Xeon Dのみ】100Gigabit Ethernet
【Xeon Dのみ】高速フレキシブル I/O 24レーン

脆弱性対応

製品構成

モバイル向け（Ice Lake）

サーバー向け (Ice Lake-SP)

ワークステーション向け（Ice Lake-W）

インフラ向け（Ice Lake-D）

脚注

関連項目 
 インテル チック・タック
 プロセス・アーキテクチャ最適化モデル

インテルのマイクロプロセッサ
X86アーキテクチャ