Broadwellマイクロアーキテクチャ

Broadwellマイクロアーキテクチャ（ブロードウェル マイクロアーキテクチャ）とは、インテルによって開発されているHaswellマイクロアーキテクチャを14nmプロセスルールにシュリンクしたマイクロプロセッサのマイクロアーキテクチャである。第5世代Intel Coreプロセッサとして製品化された。Mobile版は2014年9月5日、LGA socket対応製品は2015年6月18日に販売開始。Multi-Chip Package (MCP) を採用。

概要 
Broadwellマイクロアーキテクチャはいくつか命令を追加予定
 ADOX, ADCX - 任意精度の整数演算
 RDSEED - NIST SP 800-90B, 800-90C による 16, 32, 64ビットの乱数生成
 PREFETCHW

当初は3つの主要な形態で出荷予定だったが変更となった。
 デスクトップ版 (LGA1150 ソケット): Broadwell-K
ハイエンド向けとしての投入を取り止め、代替としてBroadwell-R（BGA）とBroadwell-C（LGA1150）を出荷。オーバークロックには対応しているものの、TDPを抑え内蔵グラフィックを強化した、小型デスクトップ向けモデルである。
 モバイル・ラップトップ版 (PGA ソケット): Broadwell-M
出荷取り止め。（前世代のHaswell-Mをもって廃止）
 BGA版
 TDP55 W または 35 W: Broadwell-H ("All-in-one" システム向け, Mini-ITX フォームファクタマザーボード, 小さなフットプリントのフォーマット)
 TDP15W以下 (SoC): Broadwell-U (UltraBook 向け)
Broadwell-Mの取り止めにより、ラップトップ等にも使用。
 TDP10W以下 (SoC): Broadwell-Y (タブレットやUltraBookクラス向け)

マイクロアーキテクチャの改良点 
Broadwellマイクロアーキテクチャは多くの点がHaswellマイクロアーキテクチャと類似しているものの、以下に挙げられる改良によって、クロックあたりの命令実行数（IPC）がおよそ5%向上するとされている。
 アウト・オブ・オーダー実行のためのスケジューラの拡大
 ストアフォワーディングの高速化
 L2 TLB のエントリ数を1Kエントリから1.5Kエントリに拡大
 TLBミスを処理するハードウェアを増設し、2並列で動作可能に 
 浮動小数点乗算のレイテンシが5サイクルから3サイクルに高速化
 Radix-1024除算器による除算の高速化
 ギャザー命令の高速化
 分岐先アドレスの予測精度の改善
 暗号用アクセラレーション命令の高速化
 仮想化支援命令によるホストーゲスト間遷移の高速化
 Processor Traceによる実行トレースモニタリング

製品構成

デスクトップ向け

モバイル向け

サーバー向け

後継
後継はSkylakeマイクロアーキテクチャ。

参照

関連項目 
 P6
 Core 2
 Nehalem
 Sandy Bridge
 Ivy Bridge
 Haswell
 Skylake

インテルのマイクロプロセッサ
X86アーキテクチャ
トランザクショナルメモリ