Bobcat (マイクロアーキテクチャ)

Bobcat（ボブキャット）は、米AMDが開発製造し2011年初頭に出荷開始された統合型デジタル機器向けCPUコアの新アーキテクチャの社内開発コードである。

概要 
「Bobcat」は、同時期に開発されたCPUコアである開発コード「Bulldozer」と共に、約4年間用いられたK10コアを代替するために開発された。「Bulldozer」がK10コアよりハイパフォーマンスを達成するために開発されたのに対し、「Bobcat」はより小さな回路規模と省電力となるよう設計された。

まず最初は、AMDがFusion APUと呼ぶGPU+CPU統合型の新たな製品群のCPUコアとして用いられた。2011年のTDP18ワットの"Zacate"（ザカーテ）、TDP9ワットの"Ontario"（オンタリオ）、TDP5.9Wの"Desna"の3つのAPU群に搭載され発売された。これらはAPUとコードネーム"Hudson M1"のFCH(Fusion Controller Hub)と合わせて"Brazos（ブラゾス）"プラットフォームという名称がつけられた。

2012年に"Zacate""Ontario"の後継となるAPUのコードネーム兼"Brazos"プラットフォームの後継プラットフォームのコードコードとして"Brazos 2.0"が発表され、TDP9-18WのAPUとFCH"Hudson-M3L"が公開された。その後タブレット向けプラットフォーム"Brazos-T"と"Desna"の後継となるTDP4.5 Wの"Hondo"いう開発コードのAPUとFCH"Hudson-M2T"が発表された。

構成 
基本的には、x86系/AMD64系の64ビットCPUコアでTDP18W以下の設計である。
分岐予測機構を持ったフル・アウト・オブ・オーダー実行可能な2命令同時発行パイプラインを持ち、整数演算：2パイプ、ロード/ストア：各1パイプ、浮動小数点演算：2パイプの構成となっている。省電力技術としてクロックゲーティングとパワーゲーティングを持つ。

 コアごとに32 KiB 命令 + 32 KiB データ L1キャッシュ
 コアごとに512 KiB L2 キャッシュ , パリティエラー検出機能を搭載
 サポートする拡張命令： MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, ABM, AMD-V

採用プロセッサー

Brazos プラットフォーム

モバイル・デスクトップ - Zacate

モバイル・デスクトップ - Ontario

タブレット - Desna

Brazos 2.0 プラットフォーム

モバイル・デスクトップ - Brazos 2.0

Brazos-T

タブレット - Hondo

脚注・出典

参考資料 

 後藤弘茂のWeekly海外ニュースついにベールを脱いだAMDの「Bulldozer」と「Bobcat」

マイクロプロセッサ