Logika resistor–transistor

Logika resistor–transistor atau sering disebut dengan RTL adalah sebuah keluarga sirkuit digital yang dibuat dari resistor sebagai jaringan masukan dan transistor dwikutub (BJT) sebagai peranti sakelar. RTL adalah keluarga logika digital bertransistor yang pertama, keluarga yang lain adalah logika diode–transistor (DTL) dan logika transistor–transistor (TTL).

Kelebihan 
Kelebihan utama dari RTL adalah jumlah transistor yang sedikit, di mana ini merupakan hal penting sebelum adanya teknologi sirkuit terintegrasi, di mana gerbang logika dibangun dari komponen tersendiri karena transistor merupakan komponen yang relatif mahal. IC logika awal juga menggunakan sirkuit ini, tetapi dengan cepat digantikan dengan sirkuit yang lebih baik, seperti logika diode–transistor dan kemudian logika transistor–transistor, dikarenakan diode dan transistor tidak lebih mahal dari resistor dalam IC.

Keterbatasan 
Kekurangan paling jelas dari RTL adalah borosan dayanya yang tinggi ketika transistor menghantar untuk mengambil alih resistor panjar keluaran. Ini membutuhkan lobih banyak arus yang harus dicatu ke RTL dan lebih banyak bahang yang hapus dibuang dari RTL. Kebalikannya, sirkuit TTL meminimalkan kebutuhan tersebut. Pembatasan lain dari RTL adalah sebaran masuk (fan-in) yang terbatas, tiga masukan menjadi batas untuk banyak desain sirkuit untuk operasi normal sebelum kehilangan kekebalan akan desah.
Rangkaian terintegrasi NOR RTL standar dapat menggerakan hingga tiga gerbang serupa. Sebagai alternatif, ini cukup untuk menggerakan dua penyangga yang bisa menggerakan 25 keluaran lainnya.

Mempercepat RTL 
Berbagai produsen menggunakan metode berikut untuk mempercepat RTL.
Menempatkan kondensator berjajar dengan setiap resistor masukan dapat mengurangi takut yang dibutuhkan tingkat penggerak untuk memanjar balik pertemuan basis-emitor tingkat digerakkan. RTL yang menggunakan teknik ini disebut dengan RCTL (resistor capacitor transistor logic).
Menggunakan tegangan catu kolektor yang tinggi dan diode pemangkas mengurangi waktu pengisian kapasitas liar. Susunan ini mensyaratkan diode memangkas kolektor ke level logika yang telah didesain. Susunan ini juga digunakan pada DTL (logika diode–transistor).

Referensi 

Gerbang logika
Perlengkapan Program Apollo