VLIW

VLIW () on suoritinarkkitehtuuri, joka on suunniteltu hyödyntämään tehokkaasti käskytason rinnakkaisuutta. VLIW-tekniikkaa hyödyntäviä suorittimia ovat mm. Transmetan suorittimet, Fujitsun FR-V sekä monet signaaliprosessorit (DSP). Myös Intelin IA-64-käskykannassa, jota käyttävät Itanium-perheen suorittimet, on VLIW-piirteitä.

VLIW:n kantava ajatus on useiden konekielikäskyjen niputtaminen yhteen jo ohjelmointikielen kääntäjän toimesta. Tällöin suoritin saa aina suorittaa yhden nipun käskyt rinnakkain eikä sen tarvitse tarkastaa näiden käskyjen välisiä riippuvuuksia. Käskyjen välisten rinnakkaisuuksien tarkastaminen jätetään kääntäjän tehtäväksi.

Perinteisillä suoritinarkkitehtuureilla (CISC, RISC) suorittimen suorittama konekieli on täysin peräkkäistä (sarjamuotoista), ja suorittimet tarkastavat itse, mitkä käskyt voidaan ajaa rinnakkain laskennan tulosta muuttamatta. Näiden tarkastusten tekeminen on kuitenkin monimutkainen operaatio, ja sen tekeminen suorittimella monimutkaistaa suoritinta eikä käytännössä mahdollista kaikkien periaatteessa rinnakkaistuvien käskyjen rinnakkaista suoritusta. VLIW mahdollistaa näin paremman rinnakkaisuuden hyödyntämisen ja potentiaalisesti yksinkertaisemmat suorittimet.

Koska yhden käskyn pituus VLIW-arkkitehtuurissa on pidempi kuin perinteisillä suoritinarkkitehtuureilla, käännetty ohjelmakoodi vie yleensä paljon tilaa. Lisäksi VLIW-suoritin ei osaa sopeutua muuttuviin tilanteisiin (esimerkiksi välimuistihutiin, engl. cache miss), mikä heikentää suorituskykyä koodilla, jossa on paljon dynaamisuutta. Nämä haittapuolet rajoittavat sen soveltuvuutta yleiskäyttöisissä suorittimissa, ja VLIW-arkkitehtuurin suoraviivaiseen laskentaan DSP-prosessoreissa sekä tieteellisessä laskennassa.

Katso myös 
 RISC
 CISC
 TTA

Aiheesta muualla 
 Instruction-Level Parallel Processing: History, Overview and Perspective (PDF) 

Tietokonetekniikka