LPDDR

LPDDR (tuntud ka kui mobiilne DDR, mDDR, Low Power DDR või LP-DDR) on kahekordse andmeedastuskiirusega sünkroonne DRAM mobiilarvutite jaoks.

Siini laius

Erinevalt standardsest SDRAM-ist, mida kasutatakse statsionaarsetes seadmetes ja sülearvutites ning mis on tavaliselt ühendatud 64-bitise mälusiiniga, lubab LPDDR ka 16- või 32-bitiseid kanaleid.
Lisaks standardsele SDRAM-ile on ka iga LPDDR-i põlvkond kahekordistanud sisemise hanke mahu ja välise edastuskiiruse.

Algne LP-DDR (LP-DDR1)
Algne madala võimsusega DDR (tagantjärele nimega LPDDR1) on veidi modifitseeritud DDR SDRAM-i vorm, millel on tehtud mitu muudatust, et vähendada üldist energiatarvet.
Kõige olulisemaks muudatuseks on toitepinge alandamine 2,5 voldilt 1,8 voldile. Täiendav sääst saadakse temperatuuri poolt kompenseeritud värskendamisest (DRAM nõuab madalatel temperatuuridel vähem värskendamist), osalisest massiivi enesevärskendamisest ja "sügavast väljalülitusrežiimist", mis ohverdab kogu mälu sisu. Lisaks on kiibid väiksemad, kasutades vähem ruumi kui nende mittemobiilsed ekvivalendid ning andmeedastus võib ulatuda kuni 200 Mbit/s klemmi kohta. LP-DDR-i kaks peamist pakkujat on Samsung ja Micron, kes kasutavad tehnoloogiat tahvelarvuti andmetöötlusseadmetes, näiteks iPad, Samsung Galaxy Tab 7.0 ja Motorola Droid X.

LP-DDR2
Uus JEDEC-i standard JESD209-2E määratleb oluliste täiendustega madala võimsusega DDR-liidese. See ei ühildu DDR1 ega DDR2 SDRAM-iga, kuid ühildub kas:
LPDDR2-S2: 2n eelhangitava mäluga (näiteks DDR1),
LPDDR2-S4: 4n eelhangitava mäluga (näiteks DDR2), või
LPDDR2-N: säilmäluga (välkmälu).
LPDDR2, mis töötab 1,2-voldise toitepingega ning mille taktsagedus on 100–533 MHz, multipleksib juhtimis- ja aadressiread 10-bitisele DDR käskaadressi siinile.
S2-seadmetel, mis on väiksemad kui 4 Gbit, ja S4-seadmetel, mis on väiksemad kui 1 Gbit, on ainult neli panka. Nad ignoreerivad panga aadressi BA2 signaali ega toeta ühekaupa pankade värskendamist.
Säilmälu ei toeta andmepuhvrite reastamiseks kirjutamise käsku. Selle asemel toetavad mitmed juhtregistrid spetsiaalses aadressiregioonis lugemis - ja kirjutamiskäske, mida saab kasutada mälumassiivi kustutamiseks ja programmeerimiseks. Säilmälu ei kasuta värskenduskäske ning määrab eellaadimise käsu ümber aadressidele A20 ja sellest üleval poole olevatele aadressidele. Madala järjestusega bitte (A19 ja alla) edastatakse käsuga Aktiveeri (Activate). See viib valitud rea mälumassiivist ühte 4. või 8. (valitud BA bitide kaudu) rea andmepuhvritesse, kus neid saab lugeda Loe (Read) abil. Erinevalt DRAM-ist ei ole panga aadressi bitid osa mälust; iga aadressi saab üle kanda mis tahes rea andmepuhvrisse. Rea andmepuhver võib sõltuvalt mälu tüübist olla 32 kuni 4096 baiti.

LP-DDR3
2012. aasta mais avaldas JEDEC JESD209-3 väikese võimsusega mäluseadme standardi. Võrreldes LPDDR2-ga pakub LPDDR3 suuremat andmekiirust, suuremat ribalaiust ja võimsust ning suuremat mälutihedust. LPDDR3 saavutab andmekiiruse 1600 MT/s ja kasutab uusi tehnoloogiaid. LPDDR3-l on 8-bitine eelhanke arhitektuur, ajastuste parandamiseks on kasutusele võetud käsuaadressi koolitusrežiim, edastatava signaali müra vähendamiseks on kasutusele võetud ODT (On-die Termination) tehnoloogia. 
2013. aastal tutvustas Samsung Electronics esimest 4-gigabitist LPDDR3 moodulit, mis võimaldas edastada andmeid kuni 2133 Mbit/s ühe klemmi kohta. Jõudlus on rohkem kui kahekordselt suurenenud võrreldes eelneva generatsiooni LPDDR2 jõudlusega, mis oli võimeline andmeid edastama ainult 800 Mbit/s ühe klemmi kohta. 

2014. aastal avaldas Micron 16 Gb LPDDR3 SDRAM-i, mille andmeedastuskiirus oli 1866 Mbit/s ühe klemmi kohta.

LP-DDR4
30. detsembril 2013 teatas Samsung, et on töötanud välja esimese 8 Gib LPDDR4, mis võimaldab edastada andmeid 3200 Mbit/s ühe klemmi kohta, võimaldades seega 50% suuremat jõudlust kui kiireim LPDDR3 ja tarbides 1,1 voldi juures 40% vähem energiat.
25. augustil 2014 avaldas JEDEC JESD209-4 LPDDR4 väikese võimsusega mäluseadme standardi.
Suurimad muudatused:
Liidese kiiruse kahekordistamine ja arvukad elektrilised muutused
Sisemise eelhanke suuruse kahekordistamine, minimaalne edastusmaht
10-bitise DDR käsu/aadressisiini muutmine 6-bitiseks SDR siiniks
Üleminek ühelt 32-bitiselt siinilt kahele sõltumatule 16-biti laiustele siinidele
Andmetele pääseb juurde 16- või 32-bitiste pakettide ülekannetega (256 või 512 bitti, 32 või 64 baiti, 8 või 16 tsüklit DDR).

LP-DDR4X
Samsung Semiconductor pakkus välja LPDDR4 variandi, mille nimi on LPDDR4X. LPDDR4X on identne LPDDR4-ga, välja arvatud see, et vähendades I/O-pinget (Vddq) 1,1 voldilt 0,6 voldile saadakse juurde lisavõimsust. 
9. jaanuaril 2017 teatas SK Hynix 8 ja 6 GiB LPDDR4X-st.
8. märtsil 2017 avaldas JEDEC LPDDR4X standardi
Lisaks madalamale pingele hõlmavad täiendavad täiustused ühe kanaliga kiibi valikut, mis on sobilik väiksemate rakenduste puhul.

Viited

SDRAM