Вопрос: В параллельном периферийном адаптере порты могут работать 
(*ответ*) А - в любом трех режимов, В - в двух, режим порта С зависит от режимов портов А и В 
 А и В - в любом трех режимов, режим порта С зависит от режимов портов А и В 
 А - в любом трех режимов, В и С - в двух 
 в любом трех режимов 
В параллельных регистрах каждый из триггеров имеет независимый 
(*ответ*) информационный вход и информационный выход 
 информационный выход 
 информационный вход и тактовый вход 
 тактовый вход 
В ПЛМ термы подаются далее на 
(*ответ*) входы матрицы ИЛИ 
 дешифратор 
 выходы 
 входы матрицы И 
В ПЛМ, реализованной в биполярной технологии, элементами связей служат 
(*ответ*) в матрице И - диоды, в матрице ИЛИ - транзисторы 
 диоды в матрицах И и ИЛИ 
 транзисторы в матрицах И и ИЛИ 
 в матрице И - транзисторы, в матрице ИЛИ - диоды 
В режиме 0 параллельного периферийного адаптера осуществляется 
(*ответ*) однонаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта независимо от других 
 двунаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта независимо от других 
 двунаправленная передача через порт А, при этом линии порта С передают управляющие сигналы 
 однонаправленный ввод или вывод с квитированием для каждой из двух 12-разрядных групп 
В режиме 1 параллельного периферийного адаптера осуществляется 
(*ответ*) однонаправленный ввод или вывод с квитированием для каждой из двух 12-разрядных групп 
 двунаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта независимо от других 
 однонаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта независимо от других 
 двунаправленная передача через порт А, при этом линии порта С передают управляющие сигналы 
В режиме 2 параллельного периферийного адаптера осуществляется 
(*ответ*) двунаправленная передача через порт А, при этом линии порта С передают управляющие сигналы 
 двунаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта независимо от других 
 однонаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта независимо от других 
 однонаправленный ввод или вывод с квитированием для каждой из двух 12-разрядных групп 
В сдвиговых регистрах вход каждого триггера 
(*ответ*) соединен с выходом предыдущего триггера 
 соединен с выходом последующего триггера 
 соединен со входами всех остальных триггеров 
 является независимым 
В синхронных счетчиках с асинхронным переносом ИЕ6 и ИЕ7 после параллельной записи информации в счетчик счет 
(*ответ*) начинается от числа, записанного в счетчик 
 останавливается и счетчик переходит в режим хранения 
 осуществляется с шагом, равным числу, записанному в счетчик 
 продолжается до числа, записанного в счетчик 
В системе прерываний с циклическим приоритетом после обслуживания источника 
(*ответ*) он получает низший приоритет, который повышается по мере обслуживания других источников 
 его приоритет уменьшается на единицу 
 он получает высший приоритет, который понижается по мере обслуживания других источников 
 его приоритет не меняется 
В современных микропроцессорных системах кэш второго уровня (внешний) обычно имеет структуру 
(*ответ*) с прямым размещением 
 частично ассоциативную 
 полностью ассоциативную 
 наборно-ассоциативную 
В современных микропроцессорных системах кэш первого уровня (внутрипроцессорный) обычно имеет структуру 
(*ответ*) наборно-ассоциативную 
 частично ассоциативную 
 полностью ассоциативную 
 с прямым размещением
Категория: разное
Ответы:
правильные ответы отмечены по тесту
тест  прошел проверку