Siklus Pengambilan < Fetch Cycle >

|
Siklus Pengambilan < Fetch Cycle >
|
bet | 2/2 | Sana | 27.11.2023 | Hajmi | 1,12 Mb. | | #106549 |
Bog'liq simple-as-possible-computer-1 (1)Siklus Pengambilan < Fetch Cycle > Tstate menggunakan pencacah putar - T = T6T5T4T3T2T1
- Awal operasi kata T menunjukkan :
- T = 000 001
- Pada pulsa detak berikutnya menghasilkan
- T = 000 010
- T = 000 100
- T = 001 000
- T = 010 000
- T = 100 000
- Siklus Pengambilan < Fetch Cycle >
- Diagram Pewaktuan
- Siklus Pengambilan < Fetch Cycle >
- Keadaan alamat
- Keadaan T1 : keadaan alamat, krn alamat didalam PC dipindahkan ke MAR
- dan merupakan bit-bit aktif sedangkan semua bit kendali yang lain tidak aktif
- Keadaan Penambahan
- Keadaan T2 : keadaan penambahan < Increment State > karena hitungan pada PC ditingkatkan
- merupakan bit aktif pada keadaan T2
- Siklus Pengambilan < Fetch Cycle >
- Keadaan Memori
- Keadaan T3 : Keadaan memori krn instruksi pada RAM dengan alamat yang ditunjuk dipindahkan dari memori ke register instruksi
- dan merupakan bit-bit aktif pada keadaan ini.
- Siklus Pengambilan < Fetch Cycle >
- Keadaan T1
- Siklus Pengambilan < Fetch Cycle >
- Keadaan T2
- Siklus Pengambilan < Fetch Cycle >
- Keadaan T3
- Ketika dan aktif, RAM siap mengirimkan data yang ditunjukkan oleh MAR ke bus W pada saat yang sama IR mengambilnya.
- Siklus Eksekusi < Execution Cycle >
- Siklus pelaksanaan terjadi pada T4, T5 dan T6
- Transfer-transfer register yang terjadi bergantung pada Instruksi yang dieksekusi.
- Rutin LDA
- Jika IR telah diisi dengan LDA 9H, maka :
- IR = 0000 1001
- Selama T4 : medan instruksi dikirim ke pengendali yang melakukan pendekodean dan medan alamat diisikan ke dalam MAR
- dan adalah bit aktif pada T4
- Siklus Eksekusi < Execution Cycle >
- Selama T5 : data yang ditunjuk dalam memori akan dikirimkan ke dalam Akumulator.
- dan adalah bit aktif pada T5
- T6 adalah keadaan tanpa operasi (No-Operation / NOP)
- Selama T6, semua register dalam keadaan tidak Aktif
- Siklus Eksekusi < Execution Cycle >
- Rutin ADD
- Jika akhir siklus Fetch IR berisi kata ADD AH, maka :
- IR = 0001 1010
- Selama T4 : medan instruksi dikirim ke pengendali yang melakukan pendekodean dan medan alamat diisikan ke dalam MAR
- dan adalah bit aktif pada T4
- Siklus Eksekusi < Execution Cycle >
- Selama T5 : data yang ditunjuk dalam RAM disiapkan untuk dikirimkan ke dalam Register B. Dan pengisian Register B terjadi pada tepi positif clock
- dan adalah bit aktif pada T5
- Selama T6 : bagian Penjumlah-pengurang menyiapkan Akumulator. Dan pengisian hasil jumlahan ke Akumulator terjadi pada tepi positif clock.
- dan adalah bit aktif pada T6
- Diagram Pewaktuan untuk Rutin ADD
- Diagram Pewaktuan untuk Rutin SUB
- Siklus Eksekusi < Execution Cycle >
- Rutin OUT
- Jika akhir siklus Fetch IR berisi kata OUT, maka :
- IR = 1110 XXXX
- Selama T4 : medan instruksi dikirim ke pengendali yang melakukan pendekodean dan Pengendali mengeluarkan kata kendali untuk memindahkan isi Akumulator ke register Keluaran.
- dan adalah bit aktif pada T4
- Pada keadaan T5 dan T6 tidak terjadi Operasi (NOP)
- Siklus Eksekusi < Execution Cycle >
- Rutin HLT
- Jika akhir siklus Fetch IR berisi kata HLT, maka :
- IR = 1111 XXXX
- Medan instruksi dikirim ke pengendali yang melakukan pendekodean dan Pengendali mengeluarkan kata kendali untuk menghentikan operasi komputer dengan menghentikan clock.
- Tidak membutuhkan rutin kendali.
- Siklus Mesin dan Siklus Instruksi
- SAP-1 mempunyai Enam keadaan T (3 untuk Fetch dan 3 untuk Execute) Siklus Mesin < Mc >
- SAP-1 memerlukan 1 Siklus Mesin untuk mengambil dan melaksanakan setiap instruksi.
- SAP-1 dengan clock frekuensi KHz ekivalen dengan periode 1 ms, maka 1 Siklus Mesin memerlukan waktu 6 ms.
- Jumlah keadaan T yang diperlukan untuk mengambil dan melaksanakan sebuah instruksi disebut Siklus Instruksi (Instruction Cycle=Ic)
- SAP-1 Ic = Mc
- MIKROPROGRAM SAP-1
- Pengendali-pengurut mengeluarkan kata kendali yang masing-masing menimbulkan satu langkah kecil disebut MikroInstruksi
- MakroInstruksi adalah Instruksi-instruksi yang digunakan dalam pemrograman Assembly (LDA, ADD, SUB, dll)
- Makro Keadaan CON yang Aktif
- LDA T4 1A3H
- T5 2C3H
- T6 3E3H Tidak Ada
- ROM KENDALI
- Matrik kendali menjadi sangat rumit untuk perangkat Instruksi yang lebih besar/banyak, sehingga memerlukan ratusan/ribuan gerbang logika Pengendali Secara H/W
- Kata kendali yang disimpan dalam format mikroprogram ke dalam ROM Pengendali Secara S/W
- Menyederhanakan rangkaian Pengendali-Pengurut.
- ROM KENDALI
- Alamat Isi Rutin Bit Aktif
- 0H 5E3H Fetch
- 1H BE3H
- 2H 263H
- 3H 1A3H LDA
- 4H 2C3H
- 5H 3E3H Tidak Ada
- 6H 1A3H ADD
- 7H 2E1H
- 8H 3CFH
|
| |