Steuer- und Codierschaltungen

1.2 Steuer- Codier- und Rechenschaltungen
Steuer- Codier- und Rechenschaltungen lassen sich mit Hilfe der formalen Logik leicht entwerfen. Man bezeichnet sie als kombinatorische Schaltungen. In ihnen gibt es keine Rückkopplungen. Die Ausgänge der Schaltungen reagieren unverzüglich auf die Signalzustände an den Eingängen. Im folgenden sollen einige Beispiele zu wichtigen Anwendungsfällen vorgestellt werden.
Zwei - aus - Drei – Schaltung
Eine mit Risiken behaftete Anlage (z.B. Kraftwerk) soll im Gefahrenfall sofort abgeschaltet werden. Da in den Gefahrenmeldern selbst Fehler auftreten können, setzt man an jeder kritischen Stelle drei gleichartige Gefahrenmelder ein.
Gefahren-
melder 1
A
Zwei – aus –
Drei –
Schaltung
Gefahren- B Z
melder 2
C
Gefahren-
melder 3
Die Abschaltung soll dann erfolgen, wenn mindestens zwei der drei Gefahrenmelder Gefahr signalisieren.
Die Melder geben bei Gefahr Zustand 1.
Wenn am Ausgang Z der Zustand 1 anliegt, schaltet die Anlage ab.
Gesucht wird eine Schaltung, bei der der Ausgang Z eine 1 annimmt, wenn zwei der drei Eingänge A; B oder C eine 1 führen.
Aufstellen der Schaltbelegungstabelle:
-
Fall
|
C
|
B
|
A
|
Z
|
1
|
0
|
0
|
0
|
0
|
2
|
0
|
0
|
1
|
0
|
3
|
0
|
1
|
0
|
0
|
4
|
0
|
1
|
1
|
1
|
5
|
1
|
0
|
0
|
0
|
6
|
1
|
0
|
1
|
1
|
7
|
1
|
1
|
0
|
1
|
8
|
1
|
1
|
1
|
1
|
Nach der Wahrheitstabelle kann die ODER – Normalform aufgestellt werden.
Z = (A B C) (A B C) (A B C) (A B C)
Diese Form kann noch vereinfacht werden, indem man die nicht notwendig mit 1 belegten Eingange weg läßt.
Z = (A B) (B C) (A C)
Nach dieser Gleichung kann der folgende Logikplan aufgebaut werden.
A A B
B B C 1
Z
C A C
Vergleichsschaltung (Komparator)
In der Digitaltechnik sind häufig Ausdrücke miteinander zu vergleichen.Sind - Pokistonning jan.sharqiy qismidagi viloyat. Maydoni 140,9 ming km². Aholisi 29,9 mln. kishi (1998). Maʼmuriy markazi - Karochi sh. Yer yuzasining aksari qismi tekislik. Iklimi tropik iqlim, yanvarning urtacha temperaturasi 16-17°, iyulniki 29-35°. Die einfachste Vergleichsschaltung vergleicht die Zustände zweier Variabler miteinander.
Es sind drei Zustände möglich: A = B X = 1
A > B Y = 1
A < B. Z = 1
Der Komparator hat für drei Zustände drei Ausgänge X, Y und Z.
Beim Aufstellen der Schaltbelegungstabelle ist zu beachten, daß A dann größer als B ist, wenn A = 1 und B = 0 ist.
-
Fall
|
B
|
A
|
A = B
X
|
A > B
Y
|
A < B
Z
|
1
|
0
|
0
|
1
|
0
|
0
|
2
|
0
|
1
|
0
|
1
|
0
|
3
|
1
|
0
|
0
|
0
|
1
|
4
|
1
|
1
|
1
|
0
|
0
|
Es ergeben sich die Gleichungen und der Logikplan des Komparators.
A B
X = (A B) (A B) 1 1
Y = A B
Z = A B
1
X
Y
Z
Dezimal – BCD – Codeumsetzer
Bei vielen Digitalschaltungen werden Zahlen mit Dezimalziffern eingegeben. Eine Umsetzung aus dem Dezimal – Code in den Dual – Code oder in den BCD – Code ist erforderlich.
Dezimal – BCD – Codeumsetzer setzen Dezimalziffern in Dualzahlen um.
Der Dezimal – Code ist ein 1 – aus - 10 – Code. Ein Codeumsetzer, der Dezimalziffern in den BCD – Code umsetzt, muß 10 Eingänge und 4 Ausgänge haben. Da die Dezimalziffer 0 im BCD – Code durch 0000 ausgedrückt wird, kann der Eingang für die Dezimalziffer 0 entfallen. Man benötigt also nur 9 Eingänge.
E1
E2 Dezimal- QA
E3 BCD-
E4 Code- QB
E5 umsetzer
E6 QC
E7
E8 QD
E9
Schaltbelegungstabelle des Dezimal – BCD – Coders
|
Eingänge
Dezimal – Code (1 - aus - 10 - Code)
|
Ausgänge
BCD – Code
23 22 21 20
|
Dezimal-
zahlenwert
|
E1
|
E2
|
E3
|
E4
|
E5
|
E6
|
E7
|
E8
|
E9
|
QD
|
QC
|
QB
|
QA
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
2
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
3
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
4
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
5
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
1
|
6
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
7
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
1
|
1
|
1
|
8
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
0
|
9
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
1
|
E1 E2 E3 E4 E5 E6 E7 E8 E9
Jedes 1 – Signal an einem der Eingänge soll an einem bestimmten Ausgang ein 1 -Signal hervorrufen. Das Eingangssignal muss auf die in Frage kommenden Ausgänge verteilt werden. Man kann hier nach den Prinzip des „Kreuzschienenverfahrens“ vorgehen.
Jeder Ausgang wird über ein ODER – Glied mit 1 – Signalen versorgt.
Dezimal – BCD – Codeumsetzer werden als integrierte Schaltungen hergestellt.
In der TTL – Technik sind es die Schaltkreise 74147 und 84147.
QA
QB
QC
QD
BCD – Dezimal - Codeumsetzer
Zur Umsetzung von BCD – Zahlen in Dezimalziffern werden BCD – Dezimal – Codeumsetzer benötigt. Ein solcher Codewandler muß 4 Eingänge haben. Für jede Dezimalziffer ist ein besonderer Ausgang erforderlich.
Signal 1 an Dezimalzifferausgang 3 bedeutet, daß eine 3 angezeigt werden soll.
Ein BCD – Dezimal – Codeumsetzer setzt BCD – Zahlen in Dezimalziffern um.
Die Berechnung eines BCD – Dezimal – Codeumsetzers ist einfach. Wie die Wahrheitstabelle zeigt, ergibt sich für jeden Ausgang nur eine Vollkonjunktion.
Schaltbelegungstabelle des BCD – Dezimal –Coders
|
Eingänge
BCD – Code
23 22 21 20
|
Ausgänge
Dezimal - Code
|
Dezimal-
zahlenwert
|
D
|
C
|
B
|
A
|
Z0
|
Z1
|
Z2
|
Z3
|
Z4
|
Z5
|
Z6
|
Z7
|
Z8
|
Z9
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
2
|
0
|
0
|
1
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
3
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
4
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
5
|
0
|
1
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
6
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
7
|
0
|
1
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
8
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
9
|
1
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
D D C B A ie Eingangsvariablen müssen negiert und nicht negiert verfügbar sein. Zur Verwirklichung der Vollkonjunktion werden 10 UND – Glieder mit je 4 Eingängen benötigt.
Aus der Schaltbelegungs-
tabelle liest man ab:
Z0 = A B C D
Z1 = A B C D
Z2 = A B C D
Z3 = A B C D
Z4 = A B C D
Z5 = A B C D
Z6 = A B C D
Z7 = A B C D
Z8 = A B C D
Z9 = A B C D
Es ergibt sich der nebenstehende
Logikplan.
Die Schaltung kann aber auch durch Überlegung gefunden werden. Jeder 4 – Bit – Einheit des BCD – Codes muß ein einziger Ausgang zugeordnet sein. Durch eine UND – Verknüpfung der in Frage kommenden Variablen und ihrer Negation läßt sich die gewünschte Zuordnung erreichen.
Auch diese Umsetzer werden als integrierte Schaltungen hergestellt.
TTL – Familie : FLH281 – 7442A
Dezimal – 7 – Segment - Umsetzer
Dezimalziffern werden durch 7 – Segment – Anzeigeeinheiten dargestellt.
a
A0 a
f b b
c
g Codeumsetzer d
e
e c f
A9 g
d
7 – Segment – Anzeigeeinheiten sind mit LED – Segmenten oder Flüssigkristall – Segmenten aufgebaut. Zu ihrer Ansteuerung wird der 7 – Segment – Code benötigt.
-
Dezimal-
ziffer
|
7 – Segment – Code
a b c d e f g
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
1
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
2
|
1
|
1
|
0
|
1
|
1
|
0
|
1
|
3
|
1
|
1
|
1
|
1
|
0
|
0
|
1
|
4
|
0
|
1
|
1
|
0
|
0
|
1
|
1
|
5
|
1
|
0
|
1
|
1
|
0
|
1
|
1
|
6
|
0
|
0
|
1
|
1
|
1
|
1
|
1
|
7
|
1
|
1
|
1
|
0
|
0
|
0
|
0
|
8
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
9
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
Logikplan
BCD – 7 – Segment - Codeumsetzer
Der BCD – Code wird in großem Umfang angewendet. Entsprechen häufig sollen BCD – codierte Daten über 7 – Segment – Anzeigeeinheiten ausgegeben werden. Code – Umsetzer, die den BCD – Code in 7 – Segment – Code umsetzen, haben daher eine besonders große Bedeutung.
BCD - 7 – Segment – Codeumsetzer setzen den BCD – Code in den 7 – Segment – Code um.
Er kann mit zwei bisher besprochenen Codewandlern aufgebaut werden. Man schaltet einen BCD – Dezimal – Codeumsetzer mit einem Dezimal – 7 – Codeumsetzer zusammen.
Die entsprechenden TTL - Schaltkreise sind FLH551-7448.
Rechenschaltungen
Halbaddierer
Die einfachste Rechenschaltung ist der Halbaddierer, er kann zwei Dualziffern addieren.
Rechenregeln: 0 0 = 0
0 1 = 1
1 0 = 1
1 1 = 10
Wahrheitstabelle:
Fall
|
B
|
A
|
Ü
|
Z
|
1
|
0
|
0
|
0
|
0
A B
|
2
|
0
|
1
|
0
|
1
A B
|
3
|
1
|
0
|
0
|
1
|
4
|
1
|
1
|
1
|
0
|
A B
G
(A B)
(A B)
leichungen:
Z =
Ü = A B
Logikplan:
A B
A
A B
Z
A B
B
Ü
Symbol:
B A
Ü Z
Volladdierer
Zum Aufbau von Rechenwerken werden Schaltungen benötigt, die drei Dualziffern addieren können. Bei der Addition von zwei Dualzahlen müssen die Überträge mit addiert werden.
Überträge
Rechenregeln: 1 1 1 1
1 0 1 1
0 1 1 1
1 0 0 1 0
Die Wahrheitstabelle ergibt sich aus den Rechneregeln für die Addition.
Wahrheitstabelle:
Fall
|
C
|
B
|
A
|
Ü
|
Z
|
1
|
0
|
0
|
0
|
0
|
0
|
2
|
0
|
0
|
1
|
0
|
1
|
3
|
0
|
1
|
0
|
0
|
1
|
4
|
0
|
1
|
1
|
1
|
0
|
5
|
1
|
0
|
0
|
0
|
1
|
6
|
1
|
0
|
1
|
1
|
0
|
7
|
1
|
1
|
0
|
1
|
0
|
8
|
1
|
1
|
1
|
1
|
1
|
Gleichungen:
Z =
Ü =
Mit den Gleichungen kann der Logikplan gezeichnet werden.
Logikplan:
A B C
A B C A B C
A B C
Z
A B C
A B C
A B
Ü
B C
A C
Symbol:
Ein 1 Bit –Volladdierer ist der schaltkreis FLH 451 – 74H183
Beispiel eines 4 – Bit – Parallel - Volladdierers
Aufgaben
5. Bauen Sie die Zwei – aus – Drei – Schaltung mit NAND – Gattern auf!
Z = (A B) (B C) (A C)
(Siehe Script S. 2)
6. Entwickeln Sie eine Drei -, aus Fünf – Schaltung!
-
Schaltbelegungstabelle
-
Zustandsgleichung
-
Logikplan mit NAND – Gattern
7. Formen Sie den Logikplan des Halbaddierers so um, dass er mit NAND – Gliedern aufgebaut wird.
Script Informationstechnik
1.2 Steuer- Codier- und Rechenschaltungen
|