Vlsi tizimlariga kirish • Tarixiy nuqtai nazar

1-bob
VLSI TIZIMLARIGA KIRISH
• Tarixiy nuqtai nazar
• VLSI dizayn oqimi
• Dizayn ierarxiyasi
• Muntazamlik, modullik va mahalliylik tushunchalari
• VLSI dizayn uslublari
1.1 Tarixiy istiqbol
So'nggi yigirma yil ichida elektronika sanoati ajoyib o'sishga erishdi, bu asosan
integratsiya texnologiyalarining jadal rivojlanishi, keng ko'lamli tizim dizayni -
qisqasi, VLSIning paydo bo'lishi tufayli. Yuqori samarali hisoblash,
telekommunikatsiya va maishiy elektronikada integral mikrosxemalar
qo'llanilishi soni barqaror va juda tez sur'atlar bilan o'sib bormoqda. Odatda,
ushbu ilovalarning talab qilinadigan qayta ishlash quvvati (yoki boshqacha
aytganda, aql) ushbu sohaning jadal rivojlanishining harakatlantiruvchi kuchi
hisoblanadi. 1.1-rasmda keyingi bir necha o'n yilliklarda axborot
texnologiyalarining asosiy tendentsiyalari ko'rsatilgan. Bugungi ilg'or
texnologiyalar (masalan, past tezlikda video va uyali aloqa) oxirgi
foydalanuvchilarga ma'lum ishlov berish quvvati va harakatchanligini
ta'minlaydi. Ushbu tendentsiya davom etishi kutilmoqda, bu VLSI va tizim
dizayni uchun juda muhim ta'sir ko'rsatadi. Axborot xizmatlarining eng muhim
xususiyatlaridan biri bu ularning juda yuqori hisoblash quvvati va o'tkazish
qobiliyatiga (masalan, real vaqt rejimida video qayta ishlash uchun) bo'lgan
ehtiyojining ortib borishidir. Yana bir muhim xususiyat shundaki, axborot
xizmatlari tobora ko‘proq shaxsiylashtirilgan bo‘lib bormoqda (eshittirish kabi
jamoat xizmatlaridan farqli o‘laroq), bu qurilmalar individual talablarni
qondirish uchun aqlliroq bo‘lishi kerak, shu bilan birga ular ko‘chma bo‘lishi
kerak. ko'proq moslashuvchanlik/portativlik.
1.1-rasm: Axborot xizmatlari texnologiyalarining asosiy tendentsiyalari.
Turli xil ma'lumotlarni qayta ishlash va telekommunikatsiya qurilmalarida
tobora murakkab funktsiyalar talab qilinayotganligi sababli, bu funktsiyalarni
kichik tizimga/paketga birlashtirish zarurati ham ortadi. Yagona chipdagi
mantiqiy elementlarning soni bilan o'lchanadigan integratsiya darajasi deyarli
o'ttiz yil davomida, asosan, qayta ishlash texnologiyasi va o'zaro bog'lanish
texnologiyasining jadal rivojlanishi tufayli barqaror o'sib bormoqda. 1.1-
jadvalda so'nggi uch o'n yillikdagi integral mikrosxemalardagi mantiqiy
murakkablikning evolyutsiyasi ko'rsatilgan va har bir davrdagi muhim
bosqichlarni belgilaydi. Bu erda sxemaning murakkabligi raqamlari kattalik
tartibini ko'rsatish uchun faqat namunaviy misollar sifatida talqin qilinishi
kerak. Mantiqiy blokda funktsiyaga qarab 10 dan 100 gacha tranzistorlar
bo'lishi mumkin. DEC Alpha yoki INTEL Pentium kabi ULSI chiplarining
zamonaviy namunalarida 3 dan 6 milliongacha tranzistorlar mavjud.
EPOCH qiyinligi
(har bir chip uchun mantiqiy bloklar soni)
Yagona tranzistor 1959 dan kam
Yagona mantiq (yagona eshik) 1960 1
Ko'p funktsiyali 1962 2-4
Murakkab funktsiya 1964 5 - 20
O'rta miqyosdagi integratsiya 1967 20-200 (MSI)
Katta miqyosli integratsiya 1972 200-2000 (LSI)
Juda keng miqyosli integratsiya 1978 2000 - 20000 (VLSI)
Super-katta miqyosli integratsiya 1989 20000 - ? (ULSI)
1.1-jadval: Integral mikrosxemalarda mantiqiy murakkablikning evolyutsiyasi.
Bu erda eng muhim xabar shundaki, har bir chip uchun mantiqiy murakkablik
eksponent ravishda o'sdi (va o'sishda davom etmoqda). Bitta chipda ko'p sonli
funktsiyalarning monolitik integratsiyasi odatda quyidagilarni ta'minlaydi:
• Kichikroq maydon/hajm va shuning uchun ixcham
• Kamroq quvvat sarfi
• Tizim darajasida kamroq sinov talablari
• Asosan takomillashtirilgan chipdagi o'zaro ulanishlar tufayli yuqori
ishonchlilik
• O'zaro ulanish uzunligi sezilarli darajada qisqarganligi sababli yuqori tezlik
• Xarajatlarni sezilarli darajada tejash
1.2-rasm: 1980-yillarning boshida kuzatilgan integratsiya zichligi va minimal
element hajmining evolyutsiyasi.
Shunday qilib, hozirgi integratsiya tendentsiyasi yaqin kelajakda ham davom
etadi. Qurilma texnologiyasidagi yutuqlar va ayniqsa, minimal element
hajmining barqaror pasayishi (chipda amalga oshirilgan tranzistor yoki o'zaro
bog'lanishning minimal uzunligi) bu tendentsiyani qo'llab-quvvatlaydi. 1.2-
rasmda 1980-yillarning boshlarida bo'lgani kabi, vaqt o'tishi bilan chip
murakkabligi va minimal element hajmining tarixi va bashorati ko'rsatilgan.
O'sha paytda 2000 yilga kelib minimal element hajmi 0,3 mikron bo'lishi
kutilgan edi. Biroq, texnologiyaning haqiqiy rivojlanishi kutilganidan ancha
oshib ketdi. 1995 yilga kelib minimal 0,25 mikron o'lchamiga osongina
erishish mumkin edi. Buning bevosita natijasi sifatida integratsiya zichligi ham
avvalgi kutilganidan oshib ketdi - 1994 yilga kelib 64 Mbitlik birinchi DRAM
va 3 milliondan ortiq tranzistorni o'z ichiga olgan Intel Pentium
mikroprotsessor chipi allaqachon mavjud bo'lib, integratsiya zichligi
chegaralarini sezilarli darajada kengaytirdi.
Integral mikrosxemalarning integratsiya zichligini solishtirganda, xotira
chiplari va mantiqiy chiplar o'rtasida aniq farq qilish kerak. 1.3-rasmda 1970
yildan beri xotira va mantiqiy chiplar uchun vaqt bo'yicha integratsiya darajasi
ko'rsatilgan. Ko'rinib turibdiki, tranzistorlar soni bo'yicha, mantiqiy chiplar har
qanday yilda sezilarli darajada kamroq tranzistorlarni o'z ichiga oladi, bu
asosan murakkab o'zaro bog'lanishlar uchun katta chip maydoni iste'moli
tufayli. Xotira sxemalari juda muntazamdir va shuning uchun ko'proq
hujayralar juda kichikroq o'zaro bog'lanish maydoni bilan birlashtirilishi
mumkin.
[Rasmni kattalashtirish uchun bosing]
1.3-rasm: Xotira chiplari va mantiqiy chiplar uchun vaqt bo'yicha integratsiya
darajasi.
Umuman olganda, mikroprotsessor chiplari va raqamli signalni qayta ishlash
(DSP) chiplari kabi mantiqiy chiplar nafaqat xotira hujayralarining katta
massivlarini (SRAM), balki juda ko'p turli funktsional bloklarni ham o'z ichiga
oladi. Natijada, ularning dizayn murakkabligi xotira chiplariga qaraganda
ancha yuqori deb hisoblanadi, garchi zamonaviy xotira chiplarida ba'zi bir
murakkab mantiqiy funktsiyalar mavjud. Integratsiyalashgan tranzistorlar soni
ortib borishi bilan mantiqiy sxemalarni loyihalashning murakkabligi deyarli
eksponent ravishda oshadi. Bu mikrosxemaning ishlab chiqilishining boshidan
niqobli lentani etkazib berish vaqtigacha bo'lgan vaqt davri bo'lgan dizayn
siklining vaqtini ko'paytirishga aylanadi. Biroq, joriy texnologiyadan eng
yaxshi foydalanish uchun chiplarni ishlab chiqish muddati chip ishlab
chiqarishning etukligini va mijozlarga o'z vaqtida yetkazib berishni ta'minlash
uchun etarlicha qisqa bo'lishi kerak. Natijada, haqiqiy mantiqiy integratsiya
darajasi odatda joriy ishlov berish texnologiyasi bilan erishiladigan integratsiya
darajasidan past bo'ladi. Tez o'sib borayotgan dizayn murakkabligini
boshqarish uchun murakkab kompyuter yordamida loyihalash (SAPR)
vositalari va metodologiyalari ishlab chiqilmoqda va qo'llanilmoqda
1.2 VLSI dizayn oqimi Turli darajadagi dizayn jarayoni odatda evolyutsiondir.
Bu ma'lum talablar to'plamidan boshlanadi. Dastlabki dizayn talablarga
muvofiq ishlab chiqiladi va sinovdan o'tkaziladi. Talablar bajarilmasa, dizaynni
yaxshilash kerak. Agar bunday yaxshilanish mumkin bo'lmasa yoki juda
qimmatga tushsa, talablarni qayta ko'rib chiqish va uning ta'sirini tahlil qilish
haqida o'ylash kerak. Y-diagrammasi (birinchi marta D. Gaiskiy tomonidan
taqdim etilgan), rasmda ko'rsatilgan. 1.4 Y harfiga o'xshash uch xil o'qda
(domenlarda) loyihalash operatsiyalaridan foydalangan holda ko'pgina
mantiqiy sxemalar uchun dizayn jarayonini ko'rsatadi.
1.4-rasm: Uch domenda odatiy VLSI loyihalash jarayoni (Y-diagrammasi
sifatida taqdim etilgan).
Y-chart uchta asosiy sohadan iborat, xususan:
• xulq-atvor sohasi,
• strukturaviy hudud,
• geometrik joylashuv maydoni.
Dizayn jarayoni maqsadli chipning harakatini tavsiflovchi algoritm bilan
boshlanadi. Birinchidan, tegishli protsessor arxitekturasi aniqlanadi. Qavat
rejasi yordamida chipning yuzasida ko'rsatiladi. Xulq-atvor sohasidagi
navbatdagi dizayn evolyutsiyasi registrlar va arifmetik mantiq birliklari (ALU)
kabi funktsional birliklar yordamida tizimli ravishda amalga oshiriladigan
Cheklangan davlat mashinalarini (FSM) belgilaydi. Keyinchalik bu modullar
modullarni avtomatik joylashtirish uchun SAPR asboblari yordamida chip
yuzasiga geometrik tarzda joylashtiriladi, so'ngra o'zaro bog'lanish maydoni va
signal kechikishlarini minimallashtirish uchun marshrutizatsiya qilinadi.
Uchinchi evolyutsiya xulq-atvor modulining tavsifi bilan boshlanadi. Keyin
alohida modullar oxirgi hujayralar yordamida amalga oshiriladi. Ushbu
bosqichda mikrosxema mantiqiy elementlar (oxirgi katakchalar) bo'yicha
tavsiflanadi, ular hujayralarni joylashtirish va marshrutlash dasturi yordamida
joylashtirilishi va o'zaro bog'lanishi mumkin. Eng so'nggi evolyutsiya yakuniy
hujayralarning batafsil mantiqiy tavsifini o'z ichiga oladi, so'ngra tranzistor
darajasida so'nggi hujayralarni amalga oshirish va niqob ishlab chiqarishni o'z
ichiga oladi. Standart hujayralardan loyihalashda maqsadli hujayralar
allaqachon oldindan ishlab chiqilgan va mantiqiy dizaynda foydalanish uchun
kutubxonada saqlanadi.
1.5-rasm: VLSI loyihalash jarayonining soddalashtirilgan ko'rinishi.
1.5-rasmda turli dizayn ko'rinishlari yoki abstraksiyalarni hisobga olgan holda
VLSI loyihalash jarayonining soddalashtirilgan tasviri berilgan - xulq-atvor,
mantiq, sxema va niqob tartibi. E'tibor bering, dizaynni tekshirish ushbu
jarayonning har bir bosqichida juda muhim rol o'ynaydi. Dizaynni erta to'g'ri
tasdiqlamaslik odatda keyingi bosqichda sezilarli va qimmat qayta loyihalashga
olib keladi, bu esa oxir-oqibat bozorga chiqish vaqtini oshiradi.
Dizayn jarayoni soddaligi uchun chiziqli tarzda tasvirlangan bo'lsa-da, aslida
oldinga va orqaga ko'plab takrorlashlar mavjud, ayniqsa har qanday ikkita
qo'shni qadamlar va ba'zan hatto uzoqdan ajratilgan juftliklar o'rtasida. Pastki
oqim dizayni dizayn jarayoni ustidan mukammal nazoratni ta'minlasa-da,
haqiqatan ham bir tomonlama quyi oqim dizayni oqimi mavjud emas.
Yuqoridan pastga va pastdan yuqoriga yondashuvlarni birlashtirish kerak.
Misol uchun, agar chip dizayneri tegishli chip izini sinchkovlik bilan
baholamasdan arxitekturani aniqlagan bo'lsa, natijada chipning joylashuvi
mavjud texnologiyaning hudud chegarasidan oshib ketishi ehtimoli katta.
Bunday holda, arxitekturani chipning ruxsat etilgan maydoniga moslashtirish
uchun ba'zi xususiyatlarni olib tashlash va dizayn jarayonini takrorlash kerak
bo'lishi mumkin. Bunday o'zgarishlar dastlabki talablarni sezilarli darajada
o'zgartirishni talab qilishi mumkin. Shunday qilib, past darajadagi
ma'lumotlarni iloji boricha tezroq yuqori darajalarga (pastdan yuqoriga)
o'tkazish juda muhimdir.
Keyinchalik, murakkab apparat va dasturiy loyihalarni hal qilish uchun yillar
davomida ishlab chiqilgan dizayn metodologiyalari va tizimli yondashuvlarni
ko'rib chiqamiz. Loyihaning haqiqiy hajmidan qat'i nazar, tuzilgan dizaynning
asosiy tamoyillari muvaffaqiyatga erishish istiqbollarini yaxshilaydi. IC
dizaynining murakkabligini kamaytirishning klassik usullaridan ba'zilari
ierarxiya, muntazamlik, modullik va mahalliylikdir.
1.3 Dizayn ierarxiyasi
Ierarxiyadan foydalanish yoki bo'linish va zabt etish usuli modulni
submodullarga bo'lish va keyin kichikroq qismlarning murakkabligi
boshqarilgunga qadar ushbu operatsiyani submodullarda takrorlashni o'z ichiga
oladi. Bu yondashuv dasturlash misoliga juda o'xshaydi, bunda katta dasturlar
kichikroq va kichikroq bo'limlarga bo'linadi, aniq belgilangan funktsiyalar va
interfeyslarga ega oddiy pastki dasturlar yozilgunga qadar. 1.2-bo'limda biz
VLSI chip dizayni uchta sohada taqdim etilishi mumkinligini ko'rdik. Shunga
ko'ra, ierarxik tuzilmani har bir sohada alohida tavsiflash mumkin. Biroq,
dizaynning qulayligi uchun turli sohalardagi ierarxiyalarni bir-biriga osongina
solishtirish muhim ahamiyatga ega.
Shakldagi tizimli ierarxiyaga misol sifatida. 1.6-rasmda to'rt bitli CMOS
qo'shimchasining tarkibiy qismlariga tarkibiy parchalanishi ko'rsatilgan.
Toplayıcı asta-sekin bitta bitli qo'shimchalarga, alohida tashish va qo'shuvchi
sxemalarga va nihoyat alohida mantiqiy eshiklarga bo'linishi mumkin.
Ierarxiyaning ushbu quyi darajasida aniq belgilangan mantiqiy funktsiyani
amalga oshiradigan oddiy sxemani loyihalash ierarxiyaning yuqori darajalariga
qaraganda ancha oson.
Jismoniy sohada murakkab tizimning turli funktsional bloklarga bo'linishi
ushbu bloklarni chipda haqiqiy amalga oshirish uchun qimmatli ko'rsatmalar
beradi. Shubhasiz, foydali qavat rejasini ta'minlash uchun har bir kichik
modulning taxminiy shakli va o'lchami (maydoni) taxmin qilinishi kerak. 1.7-
rasmda to'rt bitli qo'shimchaning fizik tavsif sohasida (geometrik joylashuv)
ierarxik parchalanishi ko'rsatilgan, buning natijasida oddiy qavat rejasi paydo
bo'ladi. Ushbu fizik ko'rinish qo'shimcha qurilmaning tashqi geometriyasini,
kirish va chiqish pinlarining joylashishini va pin sxemasi qanday qilib ba'zi
signallarni (bu holda, uzatish signallarini) tashqi marshrutlashsiz bir bo'limdan
ikkinchisiga o'tkazish imkonini beradi. Jismoniy ierarxiyaning quyi
darajalarida, ichki niqob
1.6-rasm: ierarxiyani darvoza darajasiga qadar ko'rsatadigan to'rt bitli
qo'shimcha sxemasining strukturaviy dekompozitsiyasi.
1.7-rasm: fizik (geometrik) tavsif sohasida to'rt bitli qo'shimchaning ierarxik
parchalanishi.
1.8-rasm: 16 bitli qo'shimchaning diagrammasi va uning fizik ierarxiyasining
komponentlari (pastki bloklari).
1.9-rasm: Uchburchak generator chipining strukturaviy ierarxiyasi.
1.10-rasm: Uchburchak generator chipining fizik diagrammasi.
har bir qo'shimcha hujayraning joylashuvi har bir tranzistor va simning
joylashuvi va ulanishlarini aniqlaydi. Shaklda. 1.8-rasmda 16 bitli dinamik
CMOS qo'shgich va uning jismoniy ierarxiyasining quyi darajalarini
tavsiflovchi submodullarning to'liq moslashtirilgan tartibi ko'rsatilgan. Bu erda
16 bitli qo'shimcha to'rtta 4 bitli kaskadli qo'shimchalardan iborat va har bir 4
bitli qo'shimchani yana o'zining funktsional bloklariga, masalan, Manchester
tarmog'i, tashish/tarqatish sxemalari va chiqish buferlari kabi qismlarga ajratish
mumkin. Nihoyat, rasmda. 1.9 va rasm. 1.10-rasmda mos ravishda oddiy
uchburchak generator chipining strukturaviy ierarxiyasi va fizik sxemasi
ko'rsatilgan. E'tibor bering, strukturaviy ierarxiyadagi har bir modul mos
keladigan jismoniy tavsifga ega, ya'ni jismoniy ko'rinishning tarkibiy qismlari
ushbu tizimli ko'rinishga to'liq mos keladi.
1.4. Muntazamlik, modullik va mahalliylik tushunchalari
Ierarxik dizayn yondashuvi katta tizimni bir nechta kichik modullarga bo'lish
orqali dizayn murakkabligini kamaytiradi. Odatda, jarayonni soddalashtirish
uchun boshqa dizayn tushunchalari va dizayn yondashuvlari ham kerak.
Muntazamlik katta tizimning ierarxik parchalanishi nafaqat oddiy, balki
maksimal darajada o'xshash bloklarni ham berishi kerakligini anglatadi.
Muntazamlikning yaxshi namunasi - parallel ko'paytirish massivi kabi bir xil
hujayralardan tashkil topgan massiv tuzilmalarini loyihalash. Muntazamlik
abstraktsiyaning barcha darajalarida mavjud bo'lishi mumkin: tranzistorlar
darajasida bir xil o'lchamdagi tranzistorlar dizaynni soddalashtiradi. Mantiqiy
darajada bir xil darvoza tuzilmalari va boshqalardan foydalanish mumkin.
1.11-rasmda 2-1 multipleksor (multiplexer), chekka tetiklanuvchi D-tipli flip-
flop va bitta bitli to'liq qo'shimchalar kabi standart sxema darajasidagi
dizaynlar ko'rsatilgan. Shuni esda tutingki, ushbu sxemalarning barchasi faqat
uch holatli invertorlar va buferlar yordamida ishlab chiqilgan. Agar dizaynerda
aniq belgilangan va yaxshi tavsiflangan asosiy qurilish bloklarining kichik
kutubxonasi bo'lsa, ushbu printsip yordamida bir qator turli funktsiyalarni
qurish mumkin. Muntazamlik odatda abstraktsiyaning barcha darajalarida
ishlab chiqilishi va sinovdan o'tkazilishi kerak bo'lgan turli xil modullar sonini
kamaytiradi.
1.11-rasm: Uch holatli invertorlar va buferlardan foydalangan holda odatiy
MUX 2-1, DFF va qo'shimchali dizayn.
Modulli dizayn kattaroq tizimni tashkil etuvchi turli funktsional bloklar aniq
belgilangan funktsiyalar va interfeyslarga ega bo'lishi kerakligini anglatadi.
Modullilik har bir blok yoki modulni bir-biridan nisbatan mustaqil ravishda
loyihalash imkonini beradi, chunki bu bloklarning funktsiyasi va signal
interfeysi haqida hech qanday noaniqlik yo'q. Dizayn jarayonining oxirida
barcha bloklar osongina birlashtirilishi va kattaroq tizimni tashkil qilishi
mumkin. Modulyarlik kontseptsiyasi dizayn jarayonini parallellashtirishga
imkon beradi. Bundan tashqari, u turli dizaynlarda umumiy modullardan
foydalanishga imkon beradi - aniq belgilangan funksionallik va signalizatsiya
interfeysi plagin va o'yin dizayniga imkon beradi.
Tizimdagi har bir modul uchun yaxshi tavsiflangan interfeyslarni aniqlash
orqali biz har bir modulning ichki qismlari tashqi modullar uchun ahamiyatsiz
bo'lishini samarali ta'minlaymiz. Ichki tafsilotlar mahalliy darajada qolmoqda.
Mahalliylik kontseptsiyasi, shuningdek, ulanishlar birinchi navbatda qo'shni
modullar o'rtasida bo'lishini ta'minlaydi va iloji boricha uzoq masofali
ulanishlardan qochadi. Bu oxirgi nuqta haddan tashqari o'zaro ulanish
kechikishlarining oldini olish uchun juda muhimdir. Vaqtinchalik muhim
operatsiyalar masofaviy modullar yoki signallarga kirishni talab qilmasdan
mahalliy sifatida bajarilishi kerak. Agar kerak bo'lsa, ba'zi bir mantiqni
takrorlash bu muammoni katta tizim arxitekturalarida hal qilishi mumkin.
1.5 VLSI dizayn uslublari
Chipda ma'lum algoritmlarni yoki mantiqiy funktsiyalarni amalga oshirish
uchun bir nechta dizayn uslublarini ko'rib chiqish mumkin. Har bir dizayn
uslubi o'zining ijobiy va salbiy tomonlariga ega, shuning uchun dizaynerlar
arzon narxlarda funksionallikni ta'minlash uchun to'g'ri tanlov qilishlari kerak.
1.5.1 Maydonda dasturlashtiriladigan darvoza massivi (FPGA)
Minglab yoki undan ko'p eshiklarni o'z ichiga olgan, dasturlashtiriladigan
o'zaro
bog'lanishlarga
ega,
to'liq
ishlab
chiqarilgan
FPGA-lar
foydalanuvchilarga kerakli funksionallikni amalga oshirish uchun o'zlarining
apparatlarini dasturlashlari mumkin. Ushbu dizayn uslubi, ayniqsa, past hajmli
ilovalar uchun, tez prototiplash, shuningdek, tejamkor chip dizayni uchun
vositani taqdim etadi. Oddiy dalada dasturlashtiriladigan eshik massivi (FPGA)
chipi kiritish-chiqarish buferlari, sozlanadigan mantiqiy bloklar qatori (CLB)
va dasturlashtiriladigan o'zaro bog'lanish tuzilmalaridan iborat. Interconnect
dasturlash chiqish pinlari MOSFET eshiklariga ulangan operativ xotira
hujayralarini dasturlash orqali amalga oshiriladi. XILINX-dan umumiy FPGA
arxitekturasi shaklda ko'rsatilgan. 1.12. O'zaro bog'lanish marshrutlash uchun
ishlatiladigan kommutator matritsalarining tartibini ko'rsatadigan batafsilroq
ko'rinish 3-rasmda ko'rsatilgan. 1.13.
Oddiy CLB (XILINX modeli XC2000) rasmda ko'rsatilgan. 1.14. U to'rtta
signalni kiritish terminali (A, B, C, D), taktli signal terminali, foydalanuvchi
tomonidan dasturlashtiriladigan multipleksorlar, SR mandali va qidirish
jadvalidan (LUT) iborat. LUT mantiqiy funksiyaning haqiqat jadvalini
saqlaydigan raqamli xotiradir. Shunday qilib, u to'rttagacha o'zgaruvchining
istalgan funktsiyasini yoki uchta o'zgaruvchining istalgan ikkita funktsiyasini
yaratishi mumkin. Multiplekser boshqaruv terminallari rasmda aniq
ko'rsatilmagan. 1.14.
CLB shunday tuzilganki, uning massivini dasturlash orqali ko'plab turli
mantiqiy funktsiyalarni amalga oshirish mumkin. Murakkab funksiyalarni
xaritalash uchun yanada murakkab CLBlar ham joriy qilingan. Odatda FPGA
loyihalash jarayoni VHDL kabi apparat tavsifi tilidan foydalangan holda uning
funksionalligining xulq-atvor tavsifi bilan boshlanadi. Sintezlangan arxitektura
keyinchalik texnologik xaritaga tushiriladi (yoki bo'linadi) sxemalar yoki
mantiqiy hujayralarga bo'linadi. Ushbu bosqichda mikrosxemaning dizayni
mavjud mantiqiy katakchalar nuqtai nazaridan to'liq tavsiflanadi. Joylashtirish
va marshrutlash bosqichi FPGA tugunlariga (CLB) individual mantiqiy
hujayralarni tayinlaydi va tarmoq ro'yxatiga muvofiq hujayralar orasidagi
marshrutlash naqshlarini belgilaydi. Marshrutlash tugallangandan so'ng,
o'rnatilgan
Shakl-1.12: Xilinx FPGA ning umumiy arxitekturasi.
1.13-rasm: CLBlar orasidagi o'tish va marshrutlash matritsalarining batafsil
ko'rinishi.
1.14-rasm: XC2000 CLB Xilinx FPGA.
Loyihani FPGA chip dasturiga yuklashdan oldin loyihaning ishlashi
simulyatsiya qilinishi va tekshirilishi mumkin. Chipni dasturlash chip
yoqilguncha yoki yangi dasturlash amalga oshirilgunga qadar o'z kuchida
qoladi. Ko'pgina hollarda, FPGA chipining maydonidan to'liq foydalanish
mumkin emas - ko'plab hujayra saytlari foydalanilmay qolishi mumkin.
FPGA-ga asoslangan dizaynning eng katta afzalligi - juda qisqa sikl vaqti, ya'ni
dizayn jarayonining boshidan funktsional chip paydo bo'lishigacha bo'lgan
vaqt. FPGA chipini o'rnatish uchun hech qanday jismoniy ishlab chiqarish
bosqichi talab qilinmaganligi sababli, dizayn ma'lum bir texnologiyaga tarjima
qilingandan so'ng deyarli darhol funktsional namunani olish mumkin. FPGA
chiplarining odatiy narxi odatda bir xil dizayndagi boshqa ilovalardan
(masalan, darvoza massivi yoki standart hujayralar) yuqori, ammo past
hajmdagi ASIC chiplarini ishlab chiqarish va tezkor prototiplash uchun FPGA
juda qimmatli variantni taklif qiladi.
1.5.2 Valf massivini loyihalash
Tez prototiplash imkoniyati tufayli darvoza massivi (GA) FPGA dan keyin
keladi. FPGA chip dizaynini amalga oshirish foydalanuvchi dasturlash orqali
amalga oshirilsa, darvoza massivini amalga oshirish metall niqobni loyihalash
va qayta ishlash orqali amalga oshiriladi. Darvoza massivini amalga oshirish
ikki bosqichli ishlab chiqarish jarayonini talab qiladi: umumiy (standart)
niqoblarga asoslangan birinchi bosqich, har bir GA chipida o'tkazilmagan
tranzistorlar qatorini yaratishga olib keladi. Ushbu foydalanilmagan
mikrosxemalar keyinchalik sozlash uchun saqlanishi mumkin, bu massivdagi
tranzistorlar orasidagi metall o'zaro bog'lanishlarni aniqlash bilan yakunlanadi
(1.15-rasm). Metall o'zaro bog'lanishlarni shakllantirish chiplarni ishlab
chiqarish oxirida amalga oshirilganligi sababli, ishlov berish muddati hali ham
qisqa, bir necha kundan bir necha haftagacha bo'lishi mumkin. Shaklda. 1.16-
rasmda chap va pastki chetlarida kontaktli prokladkalar, kirish / chiqish
himoyasi uchun diodlar, nMOS tranzistorlari va kontakt prokladkalarining
qo'shni joylarida mikrosxemaning chiqish drayveri davrlari uchun pMOS
tranzistorlari mavjud bo'lgan darvoza massivining mikrosxemasining burchagi
ko'rsatilgan. , nMOS tranzistorlarining massivlari. va pMOS tranzistorlari, er
osti simlari segmentlari va aloqa oynalari bilan birga quvvat va tuproqli
relslar.
1.15-rasm: Gate massivini amalga oshirish uchun zarur bo'lgan asosiy ishlov
berish bosqichlari.
1.16-rasm: Odatda eshik massivi chipining burchagi.
Shaklda. 1.17 murakkab mantiqiy funktsiyani amalga oshirish uchun metall
niqobli ichki massivning kattalashtirilgan qismini (quyuq rangdagi metall
chiziqlar) ko'rsatadi. Odatda darvoza massivi platformalari rasmda
ko'rsatilganidek, kanallar deb ataladigan ajratilgan maydonlarni hujayralar
o'rtasida yo'naltirishga imkon beradi. MOSFET satrlari yoki ustunlari orasidagi
1.16 va 1.17. Ushbu marshrutlash kanallarining mavjudligi faqat bitta metall
qatlamdan foydalanilganda ham ulanishlarni soddalashtiradi. Asosiy mantiqiy
eshiklarni amalga oshirish uchun o'zaro bog'lanish shablonlari kutubxonada
saqlanishi mumkin, keyinchalik ular tarmoq ro'yxatiga muvofiq bo'sh
tranzistorlar qatorlarini o'rnatish uchun ishlatilishi mumkin. Ko'pgina eshikli
platformalar marshrutlash yo'llari bilan ajratilgan bo'sh tranzistorlar qatorlarini
o'z ichiga olgan bo'lsa-da, ba'zi boshqa platformalar xotira funktsiyalari talab
qilinadigan yuqori zichlikni ta'minlash uchun maxsus xotira (RAM)
massivlarini ham taklif qiladi. Shaklda. 1.18-rasmda an'anaviy eshik massivi va
ikkita ajratilgan xotira bankiga ega bo'lgan darvoza massivi platformasining
sxemalari ko'rsatilgan.
Bir nechta o'zaro bog'langan qatlamlardan foydalangan holda, uyali aloqa
nuqtalari orqali marshrutlashga erishish mumkin; Shunday qilib, Sea-of-Gates
(SOG) chiplarida bo'lgani kabi marshrutlash havolalarini olib tashlash mumkin.
Bu erda chipning butun yuzasi aniqlanmagan nMOS va pMOS tranzistorlari
bilan qoplangan. Darvoza massivida bo'lgani kabi, qo'shni tranzistorlar asosiy
mantiqiy eshiklarni yaratish uchun metall niqob bilan sozlanishi mumkin.
Biroq, hujayralar orasidagi marshrutlash uchun ba'zi bo'sh tranzistorlarni
qurbon qilish kerak. Ushbu yondashuv o'zaro bog'lanishlar uchun ko'proq
moslashuvchanlikni va odatda yuqori zichlikni keltirib chiqaradi. SOG
chipining asosiy platformasi rasmda ko'rsatilgan. 1.19. Shaklda. 1.20-rasmda
kanalli (GA) va kanalsiz (SOG) yondashuvlarning qisqacha taqqoslanishi
keltirilgan.
1.17-rasm: GA kanal platformasida murakkab mantiqiy funktsiyani amalga
oshirish uchun metall niqobni qurish.
1.18-rasm: Ikki xotira banki bilan an'anaviy GA chipi va eshik massivining
sxematik ko'rinishi.
1.19-rasm: Sea-of-Gates (SOG) chip platformasi.
Umuman olganda, umumiy chip maydoniga bo'lingan foydalanish mumkin
bo'lgan chip maydoni bilan o'lchanadigan GA chipidan foydalanish, chip
tezligi kabi FPGA'lardan yuqori, chunki metall niqob dizayni bilan ko'proq
maxsus dizaynlarga erishish mumkin. Joriy darvoza massivi chiplari yuz
minglab mantiqiy eshiklarni amalga oshirishi mumkin.
1.20-rasm: Kanal (GA) va kanalsiz (SOG) yondashuvlarni solishtirish.
1.5.3 Standart katakchalar asosida loyihalash
Standart hujayra asosidagi dizayn eng keng tarqalgan to'liq moslashtirilgan
dizayn uslublaridan biri bo'lib, maxsus niqoblarning to'liq to'plamini ishlab
chiqishni talab qiladi. Standart hujayra ham polycell deb ataladi. Ushbu dizayn
uslubida barcha tez-tez ishlatiladigan mantiqiy hujayralar loyihalashtiriladi,
tavsiflanadi va standart hujayra kutubxonasida saqlanadi. Oddiy kutubxonada
bir necha yuz hujayralar bo'lishi mumkin, jumladan, invertorlar, NAND
eshiklari, NOR eshiklari, murakkab AOI eshiklari, OAI eshiklari, D-latchlar va
flip-floplar. Har bir eshik turi turli xil fanoutlar uchun etarli darajada
boshqarilishini ta'minlash uchun bir nechta ilovalarga ega bo'lishi mumkin.
Misol uchun, inverter eshigi standart o'lchamdagi tranzistorlar, ikki o'lchamli
tranzistorlar va to'rtta o'lchamli tranzistorlarga ega bo'lishi mumkin, shunda
chip dizayneri yuqori elektron tezligi va qadoqlash zichligiga erishish uchun
to'g'ri o'lchamni tanlashi mumkin. Har bir hujayra bir nechta turli toifalar
uchun tavsiflanadi. dan iborat
• yuk hajmiga qarab kechikish vaqti
• sxema simulyatsiyasi modeli
• vaqtinchalik simulyatsiya modeli
• nosozliklarni simulyatsiya qilish modeli
• joy va marshrut uchun hujayra ma'lumotlari
• niqob ma'lumotlari
Hujayralarni avtomatik joylashtirish va hujayralar orasidagi ulanishlarni
yo'naltirishni yoqish uchun har bir hujayra tartibi belgilangan balandlikda
ishlab chiqilgan bo'lib, bir nechta hujayralar qatorlarni hosil qilish uchun
yonma-yon yig'ilishi mumkin. Quvvat va tuproq relslari odatda hujayraning
yuqori va pastki qismiga parallel ravishda ishlaydi, shuning uchun qo'shni
hujayralar umumiy quvvat va tuproqli relsni bo'lishadi. Kirish va chiqish
kontaktlari hujayraning yuqori va pastki chegaralarida joylashgan. Shaklda.
1.21 odatiy standart hujayraning diagrammasini ko'rsatadi. Shuni esda tutingki,
nMOS tranzistorlari tuproqli relsga yaqinroq, pMOS tranzistorlari esa quvvat
relslariga yaqinroq.
1.21-rasm: Yacheykaning standart sxemasiga misol.
Shaklda. 1.22 standart hujayralarga asoslangan strukturaning qavat rejasini
ko'rsatadi. Kirish/chiqarish kataklari uchun ajratilgan I/U freymida chip
maydoni standart katakchalar qatorlari yoki ustunlarini o'z ichiga oladi.
Hujayralar qatorlari orasida hujayralar o'rtasida maxsus marshrutlash uchun
kanallar mavjud. Darvozalar dengizida bo'lgani kabi, hujayralar bo'ylab
marshrutlashda, hujayralar qatorlari etarli marshrut maydonini ta'minlasa, kanal
maydonlarini qisqartirish yoki hatto olib tashlash mumkin. Mantiqiy
katakchalarning jismoniy dizayni va joylashuvi katakchalarni qatorlarga
joylashtirishda ularning balandligi bir xil bo‘lishini va qo‘shni katakchalarni
yonma-yon ulashni ta’minlaydi, bu esa har bir qatorda quvvat va yer
liniyalarining tabiiy ulanishini ta’minlaydi. Signalning kechikishi, shovqin
chegarasi va har bir hujayraning quvvat iste'moli, shuningdek, kontaktlarning
zanglashiga olib keladigan simulyatsiya yordamida tranzistor o'lchamlarini
mos ravishda optimallashtirish kerak.
Guruch. 1.22: Oddiy katakchalar bilan soddalashtirilgan qavat rejasi.
Agar bir nechta hujayralar bir xil kirish va / yoki chiqish signallarini almashishi
kerak bo'lsa, standart hujayralar asosidagi chip tartibiga umumiy signal
avtobusi tuzilishi ham kiritilishi mumkin. Shaklda. 1.23 standart hujayralar
qatorlari orasiga signal chizig'i kiritilgan holatning soddalashtirilgan ramziy
tasvirini ko'rsatadi. Shuni esda tutingki, bu holda chip ikkita blokdan iborat
bo'lib, elektr simlari / er simlari simli maydonchaning har ikki tomonida
ta'minlanishi kerak. Standart hujayra dizaynlari ushbu makrobloklarning bir
nechtasidan iborat bo'lishi mumkin, ularning har biri ma'lum bir tizim
arxitektura blokiga mos keladi, masalan, ALU, boshqaruv mantig'i va
boshqalar.
Shakl-1.23: Ikki alohida blokdan va umumiy signal chizig'idan iborat
soddalashtirilgan qavat rejasi.
Kutubxonadagi standart hujayralar yordamida chip mantig'ini loyihalashdan
so'ng, eng qiyin vazifa alohida hujayralarni qatorlarga joylashtirish va ularni
sxema tezligi, chip maydoni va quvvat sarfi bo'yicha qat'iy dizayn
maqsadlariga javob beradigan tarzda ulashdir. . Bunday maqsadlarga erishish
uchun joylashuv va marshrutni aniqlash uchun ko'plab ilg'or SAPR vositalari
ishlab chiqilgan va ishlatilgan. Bundan tashqari, elektron modellar, shu
jumladan parazit o'zaro bog'lanishlar chip topologiyasidan olinishi mumkin va
vaqtni modellashtirish va kritik vaqt yo'llarini aniqlash uchun tahlil qilish
uchun ishlatilishi mumkin. Vaqt talablarini qondirish uchun kritik vaqt yo'llari
uchun to'g'ri eshik o'lchami ko'pincha qo'llaniladi. Mikroprotsessorlar va
raqamli signallarni qayta ishlash chiplari kabi ko'plab VLSI chiplarida
murakkab mantiqiy boshqaruv modullarini amalga oshirish uchun standart
hujayra dizayni qo'llaniladi. Ba'zi butunlay moslashtirilgan chiplar faqat
standart hujayralar bilan amalga oshirilishi mumkin.
Nihoyat, rasmda. 1.24 uzluksiz bitta hujayra qatorlari bloki va chipning bir
tomonida joylashgan uchta xotira banki bo'lgan standart hujayralarga
asoslangan chip maskalarining batafsil sxemasini ko'rsatadi. E'tibor bering,
hujayralar blokida qo'shni qatorlar orasidagi masofa hujayralar qatorlari
orasidagi marshrutlash kanalidagi simlar soniga bog'liq. Agar marshrutlash
kanalida o'zaro bog'lanishlarning yuqori zichligiga erishish mumkin bo'lsa,
hujayralarning standart qatorlarini bir-biriga yaqinroq joylashtirish mumkin, bu
esa chip maydonini qisqartirishga olib keladi. Maxsus xotira bloklarining
mavjudligi ham maydonni qisqartiradi, chunki standart hujayralar yordamida
xotira elementlarini amalga oshirish katta maydonni egallaydi.
Guruch. 1.24: Bitta hujayra bloki va uchta xotira banki bo'lgan standart
hujayralarga asoslangan chiplarni joylashtirish niqobi.
1.5.4 To'liq moslashtirilgan dizayn
Standart hujayralarga asoslangan dizayn ko'pincha to'liq moslashtirilgan dizayn
deb ataladi, qat'iy aytganda, u to'liq moslashtirilgan dizayndan biroz
kamroqdir, chunki hujayralar umumiy foydalanish uchun oldindan ishlab
chiqilgan va bir xil hujayralar ko'plab turli xil chip dizaynlarida qo'llaniladi.
To'liqroq moslashtirilgan dizaynda butun niqob dizayni hech qanday
kutubxonadan foydalanmasdan qayta yaratiladi. Biroq, ushbu dizayn uslubini
ishlab chiqish narxi juda katta bo'ladi. Shunday qilib, dizayn aylanishi vaqtini
va ishlab chiqish xarajatlarini kamaytirish uchun dizaynni qayta ishlatish
kontseptsiyasi mashhur bo'lib bormoqda. Eng qat'iy to'liq maxsus dizayn xotira
xujayrasi dizayni bo'lishi mumkin, xoh u statik yoki dinamik. Xuddi shu tartib
dizayni takrorlanganligi sababli, yuqori zichlikdagi xotira chiplari dizayniga
alternativa bo'lishi mumkin emas. Mantiqiy chip dizayni uchun standart
hujayralar, ma'lumotlar yo'li xujayralari va PLA kabi bir xil chipda turli dizayn
uslublarining kombinatsiyasidan foydalanish orqali yaxshi murosaga erishish
mumkin. Har bir tranzistorning geometriyasi, yo'nalishi va joylashuvi dizayner
tomonidan alohida ko'rsatilgan haqiqiy to'liq moslashtirilgan sxemada dizayn
unumdorligi odatda juda past bo'ladi - odatda har bir dizayner uchun kuniga
10-20 tranzistor.
Raqamli CMOS VLSI-da yuqori mehnat xarajatlari tufayli butunlay
moslashtirilgan dizayn kamdan-kam qo'llaniladi. Xotira chiplari, yuqori
samarali mikroprotsessorlar va FPGA asosiy qurilmalari kabi yuqori hajmli
mahsulotlarni ishlab chiqish bundan mustasno. Shaklda. 1.25-rasmda Intel 486
mikroprotsessor chipining to'liq sxemasi ko'rsatilgan, bu to'liq moslashtirilgan
gibrid dizaynning yaxshi namunasidir. Bu erda bitta chipda to'rt xil dizayn
uslubi mavjud: xotira banklari (RAM keshi), bit tilim hujayralaridan tashkil
topgan ma'lumotlar yo'li bloklari, asosan standart hujayralar va PLA
bloklaridan tashkil topgan boshqaruv sxemalari.
Guruch. 1.25-rasm: Intel 486 mikroprotsessor chipining maketi to'liq
moslashtirilgan dizayn namunasi sifatida.
Shakl-1.26: VLSI dizayn uslublarining umumiy ko'rinishi.
Ushbu bob Y. Leblebichi tomonidan tahrirlangan.
KGF 11/10/1998
Asl matn: 1.3-rasm: Xotira chiplari va mantiqiy chiplar uchun vaqt
integratsiyasi darajasi.
Tarjima taklif qiling
|