Adapteva

Adaptevaは低消費電力のマルチコアマイクロプロセッサの設計を専門に扱うファブレス半導体企業である。同社は単一のチップに1000個の専用のプロセッシングコアを備えた設計を発表した2社目の企業である。

会社名は"adapt"とヘブライ語で自然を意味する"Teva"を組み合わせたものである。社名は会社の鍵となる技術と事業哲学を反映する。

1. 歴史
-----

Adaptevaは2008年3月にAndreas Olofssonによって設立された。同社は携帯デバイス市場向けに浮動小数点演算のエネルギー効率を10倍に高める事を目標として設立された。2009年5月にMr. Olofssonは新しい強力な並列演算マルチコアコンピュータアーキテクチャを基にした最初の試作機の設計を完了した。初期の試作機は65nmルールで製造され、16基の独立したマルチコアプロセッサを備えた。2009年10月に初期の試作機でAdaptevaはSeries-AでUS$1.5百万ドルをニューハンプシャー州コンコードのBittWareから調達した。

Adaptevaの最初の市販のチップの製品は2011年5月初頭に試用的に販売が開始され、まもなく単一のチップ上に4,096のコアを搭載する事が発表された。

2011年10月に発表された現在の製品の//Epiphany   III//は28   nmルールで設計が完了して、65   nmルールで製造されたチップが入手可能で64コアを備えた28nm版は2012年1月に入手可能になると述べられ、既に試用販売は出荷済みだが2014年8月時点では一般の入手はできない。

2. 製品
-----

Adaptevaの主要な製品群はマルチコアのMIMDアーキテクチャの拡大可能なEpiphanyである。Epiphanyのアーキテクチャは4,096個までの単一32ビットフラットメモリー空間を共有するRISCアウト・オブ・オーダー実行マイクロプロセッサを収容可能だった。Epiphany-アーキテクチャ内のそれぞれのRISCプロセッサは1GHzまでのクロック周波数で2GFLOPS の64× 32-ビットの統一レジスタファイルを備えたスーパースカラーマイクロプロセッサである。EpiphanyのRISCプロセッサは単精度浮動小数点用に最適化された専用の命令セットのアーキテクチャだが、GNU-GCCのツール類を使用した高水準のANSI Cでプログラムが可能である。それぞれのRISCプロセッサは32KBのローカルメモリを備える。コードとスタック空間はローカルメモリ内にある。さらに一時的なデータは最高速度で転送される。データは同様に他のプロセッサコアのローカルメモリからの接続でも転送速度は制限され、或いはチップ上ではないRAMからは大幅に転送速度の制限を受ける。

メモリアーキテクチャは一般的に明示的な記憶階層やキャッシュメモリを採用せず、ソニー/東芝/IBMのcellプロセッサに似ているが、さらにチップ上以外とコア間負荷とストレスがサポートされる事による恩恵が得られる。

これにより従来のシステム内でコアの数によって実用的な限界がある複雑なキャッシュの一貫性のハードウェアに必要性を除去する。設計はコレを考え出すための実行費用を避けるためにプログラマに独立したデータ接続の類型の大幅な予測を増幅する事を企図する。 全てのプロセッサノードは効率的なメッセージの通過を企図してNetwork On Chipで接続する。

2.1. Epiphany マルチコアプロセッサ
------------------------

2012年8月19日にAdaptevaはEpiphanyマルチコアプロセッサに関する複数の仕様と情報を公開した。

2012年9月、16コア版のEpiphany-III が65 nmプロセスを使用して生産され、64コアのEpiphany-IV 技術試用品がGlobalFoundriesの28 nmプロセスを使用して生産された。

Epiphanyマルチコアアーキテクチャの初期の市場は以下が含まれる:

スマートフォンのリアルタイム 顔認識、音声認識、翻訳と拡張現実のようなアプリケーション。
大幅な省エネルギー化、高効率化が必要なエクサスケールの次世代スーパーコンピュータ
FPGAを搭載した組み込みシステムでの浮動小数点演算強化

2.2. Parallella 計画
------------------

2012年9月、Adaptevaはキックスターターで"スーパーコンピュータを全ての人へ"として販売するParallella計画を始動した。 プラットホーム用のアーキテクチャのリファレンスマニュアルがキャンペーンの一環として計画への賛同者に対して出版された。一ヶ月で目標のUS$750,000ドルが集まり、最小のUS$99ドルの出資者は1個の素子を受け取る事ができ、当初の期日は2013年5月に設定されたものの、16コアのEpiphanyチップを搭載した最初のシングルボードコンピュータが最終的に出荷されたのは2013年12月だった。

予定された基板の大きさは3.4だった。

キックスターターでのキャンペーンは成功してUS$898,921ドルが集まった。US$3百万ドルの目標額には到達しなかったので64コア版のParallellaは量産されない見通しである。キックスターターの利用者達はさらにUS$750ドル以上を寄付して64コアプロセッサの"parallella-64"版の入手を目指す予定である。

プロセッサ:1GHzで作動するNEONを備えたデュアルコアの32ビットARM Cortex-A9

2.3. 性能
-------

ExtremetechのJoel Hruskaはこの計画に対して後述のような軽蔑的な意見を持つ。"Adapteva はEpiphany IVが実際にもたらすのはローカルキャッシュを備えない小容量の記憶域の16–64 の少ないコアで低速のクロックコアに関連して今尚特定の用途にしか対応しかできないのに売り手はスーパーコンピューターだと主張する。"

Epiphanyチップはどの近代的なスーパーコンピュータ並の性能にも達していない。:現在の16コアまたは64コアのEpiphanyチップは単精度でそれぞれ25または100   GFLOPで近代的なPCのプロセッサでは 4× コア @ 3.5   GHz AVX2: 177 GFLOPS, 倍精度)の浮動小数点性能にさえ遠く及ばない。

しかしながら、E16 Epiphanyチップを備えた最新のParallella基板は多くの古いスーパーコンピュータの性能と競争可能で並列コードの開発で確実に使用できる。;スーパーコンピュータの独特のアーキテクチャは従来のSMP機と比較して潜在的に便利な開発システムに仕立てられる。

5   Wという消費電力とチップの面積あたりの性能がGFLOPS/mm2という観点では現在のE16 Epiphanyチップは現在入手可能などのチップよりも性能が優れており、'embarrassingly parallel' GPUの用途のために拡大した並列アーキテクチャが設計された。

アーキテクチャは同様にParallellaボードをクラスター化して高速チップ内'eMesh'内部接続でコアの論理グリッドを拡大する事を企図する。

16コアのParallellaはおよそ5.0   GFLOPs/Wで、28   nmプロセスで生産される64コアのEpiphany-IVは50   GFLOPs/W で、15   GFLOPS/Wを基にした32枚のシステムである。AMDとNvidia製のGPUと比較すると2009–2011年の時期に単精度で10   GFLOPs/Wに到達した。

3. 出典
-----

4. 追加資料
-------

Linley Gwennap, [1] // Microprocessor Report, June 2011

5. 外部リンク
--------

[2]