エミッタ結合論理

エミッタ結合論理は、単一入力のバイポーラトランジスタ差動増幅回路を駆使して高速性を実現した論理回路の実現方式のひとつで、汎用ロジックICファミリもある。エミッタ電流を制限することでトランジスタが飽和することを防ぎ、ベース領域のキャリア蓄積をさせない為、高速性を保つ。エミッタを結合した対の2つの脚の間で電流を操るため、ECLを //current-steering logic// 、//current-mode logic// 、//current-switch emitter-follower//  logicと呼ぶこともある。

ECLではトランジスタを非飽和領域内で動作させ、入出力電圧のLO/HIの差は小さく、入力インピーダンスが高く、出力抵抗は低い。結果としてトランジスタは素早く状態遷移でき、ゲート遅延が小さく、ファンアウト能力が高い。さらに出力が相補的であるために余分なインバータを挿入する必要がなく、回路全体の伝播遅延も短縮できる。ECLの欠点は、常に電流が流れ続けるため電力消費が大きく、発熱量も多いという点である。

エミッタ結合論理と等価な回路をFETで構成したものを ソース結合FET論理と呼ぶ。

ECLの変種として全ての信号経路やゲート入力が差動形となっているものがあり、DCS  論理と呼ぶ。

1. 歴史
-----

ECL は1956年8月、IBM の Hannon S. Yourke が発明した。当初 //current-steering logic// と呼ばれ、Stretch、IBM 7090、IBM 7094 で使われた。

1960年代中ごろから1990年代にかけてのECLは、入力段として差動増幅回路を使って論理演算を行い、その後にエミッタフォロワで出力の電圧レベルが入力と同等になるよう駆動するという構成だったが、ECLの元になったYourkeの電流スイッチは差動増幅回路のみで構成されていた。入出力レベルを合わせるため、2つの相補的なバージョン、つまりNPN版とPNP版が使われていた。すなわち、NPNの出力をPNPの入力としたり、その逆にしたりという使い方である。問題は複数の電源電圧を必要とする点であり、PNPとNPNの両方のトランジスタが必須だった。

モトローラは1962年、最初のデジタル集積回路シリーズ MECL I をリリースした。

ECL の欠点から、その利用は性能の高さが最重要な用途に限定される。前世紀、IBMのESA/390ファミリの Enterprise System/9000 シリーズなどかつてのハイエンドのメインフレームやCray-1をはじめとするスーパコンピュータはECLを採用していた。21世紀ではCMOSなどの進歩によってECLの利用は減っている。たとえば、メインフレームで最も遅くまでECLを使っていたメーカのひとつである日立の場合、1999年発表のMP6000ではACE2と同社が呼んでいるCMOSとECL併用のLSIを使っており、2001年発表のAP8000では全CMOSに移行した。専門家の中には、将来ガリウム砒素素子などが広く使われるようになれば、ECL が再び使われるようになると予測する者もいるが、格子欠陥の少ない結晶を製造することができないという問題がありシリコンより高価でもあるガリウム砒素は、未来の半導体と長年言われながら普及は進んでいない。

2. 実装
-----

ECLはエミッタ結合対に基づいており、右図の背景が赤い部分がそれにあたる。その対の左半分には並列接続された2つのトランジスタT1とT2があり、NOR論理を実装している。その右のトランジスタT3のベース電圧は電圧源に繋がっていて常に一定であり、その電圧源は分圧回路に温度による変化を補償するダイオードを加えて構成されている。右図にはないが、ここにバッファリング用エミッタフォロワがある場合もある。従ってT3のエミッタ電圧は相対的にあまり変化しない。結果として共通エミッタ抵抗 RE が電流源のように振る舞う。コレクタ負荷抵抗 RC1 と RC3 の出力電圧は反転したものとそうでないものがあり、エミッタフォロワ T4 と T5のベースに入力されて増幅され出力される。出力エミッタ抵抗 RE4 と RE5 は全てのECL実装に存在するわけではない。場合によっては50Ωの抵抗器を入力トランジスタのベースと-2Vの電源の間に挟んで、エミッタ抵抗とすることもある。

3. 動作
-----

以下ではECL回路の動作を解説するが、T1のベースに入力電圧が印加され、T2の入力は使われていないか常に論理レベルが "0" だとする。

状態遷移中、回路中核部のエミッタ結合対は単一入力の差動増幅回路として働く。"long-tail" の電流源が対の2つの脚に流れる電流の総量を設定する。2つの脚の間で流れる電流を共有することで、入力電圧はトランジスタに流れる電流を制御することになり、スイッチングポイント付近でないときは電流が片側に全て流れるよう制御する。利得は最終的な状態よりも高く、回路は素早く切り替える。

入力電圧が低い場合または入力電圧が高い場合、差動増幅回路が駆動される。一方のトランジスタはオフになり、もう一方が線形領域でエミッタ抵抗のあるエミッタ接地回路として動作して全電流を引き受け、オフになったトランジスタに電流が流れなくなる。

動作中のトランジスタには比較的高い抵抗 RE が負荷となり、重要な負帰還がかかる。動作中のトランジスタが飽和すると飽和状態からの回復に時間がかかって論理遅延を引き起こす。そこで飽和を防ぐため、エミッタとコレクタの抵抗は最大入力電圧のときにトランジスタにかかる電圧がいくらか残るように選択する。残余利得は低い。この回路は入力電圧の変動に左右されず、トランジスタは常に線形領域で動作する。一連の負帰還のため入力インピーダンスは高い。

オフになったトランジスタは入力と出力の間の接続を絶つため、入力電圧は出力電圧に影響を及ぼさない。ベース-エミッタ接合が遮断されているため、この場合も入力抵抗は高い。

4. 特徴
-----

ECL のその他の特徴として、スイッチングの状態がどうであっても、電流のレベルがあまり変化しないという点が挙げられる。すなわち、ECL では他の電流のレベルの変化が激しい論理素子に比べてスイッチングノイズが比較的小さい。ALUではスイッチングが激しく発生するため、そういった意味でも ECL は CMOS などに比較して高速動作が可能となる。また、暗号の分野では差分電力解析などのサイドチャネル攻撃に比較的強い。

スイッチングにかかる遅延時間は1ナノ秒未満であり、そのため長年に渡って ECL が最も高速な論理素子とされてきた。

5. 電源と論理レベル
-----------

ECL回路は一般に負の電源電圧を必要とし、電源の負の端子が接地される他の論理素子とは対照的である。これは電源供給の変化の影響を低減するためであり、ECLは VCC のノイズに敏感で VEE のノイズには比較的強い。接地された線がシステム内で最も電圧が安定するため、ECLは正の側を接地するよう指定されている。このようにすると、電源電圧が変化してもコレクタ抵抗での電圧降下は少ししか変化しない。コレクタ抵抗は直接接地されているので、出力電圧も少ししか変化しない。電源の負の側を接地すると、コレクタ抵抗は電源の正の側に接続されることになる。コレクタ抵抗による電圧降下はその場合もほとんど変化しないので、出力電圧は電源電圧の変化に伴って変化し、2つの回路部品が定電流レベルシフタとして振る舞うことになる。この場合、R1-R2の分圧回路が電圧変動をある程度補償する。正の電源には、高い定電圧を背景として出力電圧がわずかに変動するというもう1つ欠点がある。負の電源電圧を使うもう1つの理由として、出力と接地の間で回路が短絡する故障が発生したときに出力トランジスタを守るという面もある。

供給電圧は補償用ダイオード D1 と D2 に十分な電流が流れるよう設定し、同時に共通エミッタ抵抗 RE の電圧降下が適切な値になるよう設定する。

一般に出回っている ECL 回路は論理レベルも他の論理素子とは異なる。従って、他の TTL などと ECL を結合するには、インタフェース回路が必要となる。ECL では High レベルと Low レベルの差が他の素子よりも小さく、ノイズマージンが小さい。

IBMは、自社製の ECL を自社製品に使っており、その電源規格は一般市場に出回っているものとは定格が異なる

PECL  は-5Vではなく5Vの正の電圧供給を受けるよう新たに開発された。LVPECL  は電源電圧を3.3Vに下げて電力消費を抑えたPECLである。PECLとLVPECLは差動信号システムであり、主に高速な回路やクロック分配回路に使われている。

論理レベル:



6. 脚注・出典
--------

7. 関連項目
-------

標準ロジックIC
Transistor-transistor logic 
Complementary metal–oxide–semiconductor 

8. 外部リンク
--------

[1]
[2]
[3]
[4]