100ギガビット・イーサネット

100ギガビット・イーサネットは、イーサネットのうち、100Gbpsの通信速度を持つネットワーク規格の総称。

100Gbps通信の技術提案に至る過程において、25Gbps・40Gbps・50Gbpsの各通信速度を持つプロトコルも並行して策定されており、いくつかの規格は異なる通信速度を同一の規格名称で標準化しているため、これらについても本項で記載する。

1. 歴史
-----

2006年7月18日、IEEE 802.3全体会議で高速イーサネットのスタディグループへの参加が呼びかけられ、9月に初回会合を行った。2007年6月、業界団体「Road to 100G Alliance」が結成され、IEEEやITU-Tと連携して技術提案を行う。

2007年12月5日、40/100ギガビットイーサネットのプロジェクトがP802.3baとして設置され、2008年1月に活動開始。IEEE 802.3で2つの異なる通信速度が単一の規格中に規定されるのはこれが初めてであるが、これはLAN用途の40Gbpsの要求とWAN用途の100Gbpsの要求を併せ持つためのものである。この標準化では10GBASE-Rの符号化方式を流用した物理層仕様を採用し、それらを並列接続した40GBASE-SR4/LR4・100GBASE-SR10/CR10や、WDMで4波長に多重化した100GBASE-LR4/ER4などの名称でまとめられ、2010年6月17日にIEEE 802.3baとして規格承認された。

2010年1月にシングルモードファイバー上を40Gbpsでシリアル動作させるためのPMD仕様を検討するスタディグループが発足し、2010年3月25日にプロジェクト設置。2011年3月にIEEE 802.3bgとして規格承認され、40GBASE-FRと名付けられた。

2011年9月10日、100Gbps動作する4レーン接続の基板配線およびTwinaxケーブル接続のプロジェクトを設置。従来の10レーン接続から2.5倍の通信レートを持たせる物理層仕様が追加された。2014年6月12日にIEEE 802.3bjとして規格承認され、100GBASE-KR4/KP4/CR4の名称で標準化された。また、40/100Gbps環境下におけるEnergy Efficient Ethernet も規定されている。

2013年5月10日、光ファイバー上の40/100Gbps動作の補完プロジェクトを設置。4レーン接続を用いて100Gbps動作する物理層の仕様について、特にマルチモードファイバーでの接続を100GBASE-SR4の名称で追加した。また、40/100Gbpsの光ファイバーにおけるEEEの規定や、SMFにおける40Gbps長距離動作用の物理層仕様として40GBASE-ER4を追加した。これらは2015年2月16日に IEEE 802.3bm として規格承認された。

同じく2013年5月10日に、ツイストペアケーブルで25/40Gイーサネットを実現するプロジェクトも設置承認され、2016年6月にIEEE 802.3bqとして25/40GBASE-Tの名称で規格承認された 。

2014年7月、業界団体「25G Ethernet Consortium」 がアリスタネットワークス・ブロードコム・グーグル・メラノックステクノロジーズ・マイクロソフトの5社によって結成され、2015年9月に25G/50Gイーサネットの仕様ドラフトを公開し、これを元にした製品化やIEEEへの標準化促進が行われた。

2014年11月、1レーンで25Gbps動作する物理層仕様のプロジェクト開始。IEEE 802.3bjの4レーン接続の技術を流用し、2016年6月にIEEE 802.3by、2017年12月にIEEE 802.3cc としてそれぞれ規格承認され、25GBASE-CR/SR/LR/ERなどの名称で仕様がまとめられた。

2016年5月12日、1レーンで50Gbps動作する物理層仕様のプロジェクト開始。1レーン動作として50GBASE-SR/CR/FR/LR/ER、2レーン動作として100GBASE-SR2/CR2、4レーン動作として200GBASE-CR4/KR4/SR4の名称でまとめられた。さらに、1レーンでの倍速動作が急遽実現化されたため 100GBASE-DRとして提案している。これらは2018年12月5日にIEEE 802.3cdとして規格承認された。

2018年以降、1レーンで100Gbps動作する物理層仕様を前提に、SMFでの中距離通信やMMFでの通信の実現化を目論んだプロジェクトが進行している。

2. 物理層の実装
---------

2.1. 符号化
--------

100ギガビット・イーサネットではPCS副層の符号化方式としていくつかの方法が提案されている。その多くは10G・25G・50Gなど低いデータレートの通信路に伝送し、それを並列に複数束ねることで全体で100Gbpsを実現している。レーン性能向上に伴い、各方式は以下のように世代として区分されている。

第1世代 - 10.3125 Gbaud × NRZ  × 64b/66b 10Gbpsベースの符号化。最初期のもので、シングルレーン10GbEで使用される符号化方式を用いてこれを4・10レーンに並列伝送して40/100GbEを実装する。100GBASE-SR10, 40GBASE-SR4などで採用された。シンボルレートが小さいためエラーの影響を受けにくく比較的長距離伝送が可能であるが、束ねた本数分のケーブルを必要とするためコストがかかる。これに加え、40GBASE-LR4/ER4などの長距離通信では4波長のWDMを、100GBASE-CR10などの銅線接続ではFECを併用している。この符号化方式はIEEE 802.3により段階的に廃止が予定されている。 第2世代 - 25.78125 Gbaud × NRZ  × 64b/66b 25Gbpsベースの符号化。上記を2.5倍速した信号を送受4レーン束ねて100GbEを実装したもの。100GBASE-LR4/ER4でWDMを用いて採用された。一部の実装ではFECを併用するものがある。 第2世代 - 25.78125 Gbaud × NRZ  × 256b/257b × RS-FEC  25Gbpsベースの符号化。このシンボルレートではマルチモードファイバーでエラーが大きく出てしまうため、誤り訂正を適用したもの。10GBASE-SR4で採用された。ここではビット変換方式も256b/257bに差し替えられ、その後にRS-FEC適用が続く。これにより、RS-FECのオーバーヘッドを含めても64b/66bとまったく同じデータレートになる。一部の実装では条件によってFECなしで採用しているものがある。 第3世代 - 26.5625 Gbaud × PAM4  × 256b/257b × RS-FEC  50Gbpsベースの符号化。送受2レーンを束ねて100GbEを実装する。100GBASE-SR2で採用された。4つの異なる電圧レベルでパルス振幅変調を採用し、1シンボルに2ビットを伝送することでレーンあたりのデータレートが2倍となった。符号誤り率
を維持するために、FECオーバーヘッドも倍となり、これによりシンボルレートがわずかに大きくなっている。 第4世代 - 53.125 Gbaud × PAM4  × 256b/257b × RS-FEC  100Gbpsベースの符号化。半導体の進化により倍速動作が可能となったため、1レーンで完全な100GbE動作を実現した。100GBASE-DRなどで採用され、200/400GbEにも採用されている。

2.2. トランシーバ
-----------

100ギガビット・イーサネットのサポートするさまざまな物理層媒体において、PMA・PMD副層の機能の一部は、一般に挿抜可能なモジュールによって実装される。代表的なモジュールを以下に挙げる。これらには公的な標準化はないが、マルチソースアグリーメントに準拠している。

多くの実装ではこれらを挿し替えることで複数の物理層媒体をサポートすることが可能となっている。また、モジュール同士のケーブル接続の組み合わせによって、レーン接続された100GbEと、複数の10GbEや25GbEとを相互接続できるものもある。

3. 規格一覧
-------

2022年現在までにIEEE 802.3で標準化が策定されている100ギガビット・イーサネットの関連規格について媒体ごとに概説する。

3.1. 光ファイバーケーブル
---------------

光ファイバーケーブルによる100ギガビット・イーサネットでは、短距離用にマルチモードファイバーを、長距離用にシングルモードファイバーを主に用いることが規定されている。規格名称は、距離長が長くなるごとに -VR, -SR, -DR, -FR, -LR, -ER, -ZR として表現し、レーンを束ねている場合はその末尾にレーン数を付加する。



3.2. ダイレクトアタッチケーブル
------------------

データセンター内サーバなどの100ギガビット・イーサネットLAN短距離接続として、Twinaxケーブルを用いた接続が規定されている。



3.3. バックプレーンイーサネット
------------------

IEEE 802.3apで定義された1000BASE-KX・10GBASE-KRと同様に、1メートルの基板上配線で100ギガビット・イーサネットを使用するための物理層仕様が標準化されている。



3.4. チップ間インタフェイス
----------------

10ギガビット・イーサネットで定義されたXAUIと同様に、100ギガビット・イーサネットでもPCS・PMD間接続インタフェイスとして以下のものが規定されている。



3.5. ツイストペアケーブル
---------------

ツイストペアケーブルを用いた25/40Gbpsのイーサネットでは、上記の符号化方式とは異なる系統のものが採用されている。この方式は、10GBASE-Tや後発の2.5G/5GBASE-Tと同じ内容を一部共有している。

64ビットのデータ列を50個集め、512ビットの6ブロックと64ビットの2ブロックを作る。
各ブロックに1ビットのdata/ctrlヘッダを付加する。
各ブロックを結合した3208ビットをスクランブル処理し、先頭に補助ビット、末尾にゼロ2ビットを付与した3211ビットのフレームとする。
3211ビットを1488ビットと1723ビットのブロックに分割する。
1488ビットのブロックにRS-FECを適用し、エラー訂正符号48ビットを付与して1536ビットのブロックとする。
1723ビットのブロックにLDPCを適用し、エラー訂正符号325ビットを付与して2048ビットのブロックとする。
1536ビットのブロックから3ビットずつ、2048ビットのブロックから4ビットずつ取り出し、512個の7ビット値に分割する。
7ビット値から2個のPAM16シンボルを生成する。
生成したPAM16シンボルを4レーンに256個ずつ送出する。

4. 出典と注記
--------

4.1. 注記
-------

5. 外部リンク
--------

[1]
[2]
[3]
[4]