Cada función en "Verilog" comienza con el carácter $ y deben estar declaradas dentro de un bloque.