Conociendo los valores de esfuerzo lógico y retardo parásito de las puertas de una cadena (valores ambos fáciles de derivar de la documentación de la biblioteca de celdas), es posible no sólo dimensionar de forma óptima los transistores que las componen, sino comparar entre distintas estructuras lógicamente equivalentes y elucidar cuál de ellas da el menor retardo.