A continuación se muestra un esquema de un registro con entrada paralelo y salida serie y carga asíncrona.