DISEÑO JERARQUICO EN VHDL