Ha de tenerse en cuenta que el modelo de esfuerzo lógico se basa en una interpretación lineal del funcionamiento de los transistores CMOS, en la que además se tienen en cuenta un buen número de simplificaciones, como por ejemplo: