El controlador de memoria DRAM debe asegurarse de que el bus de datos nunca se requiere para escritura y lectura simultáneamente