El RTL (en Verilog) usado para el FPGA y el RTL usado para el ASIC están planeados para ser liberados bajo la Licencia pública general de GNU (GPL).