Al chip de 33 millones de transistores se le añadieron dos etapas pipeline adicional al las cuatro etapas del 7400 para aumentar la velocidad de reloj, 256 KB de caché L2 en el chip, y se presentó una memoria caché L3 externa (hasta 2 MB).