En la figura siguiente se muestra la estructura de un modelo en VHDL.