La técnica del esfuerzo lógico se basa en normalizar el retardo de propagación de una puerta respecto del retardo de un inversor (puerta NOT) cuya salida no está conectada a ninguna carga ("τ" = "3RC", si consideramos que la movilidad de la difusión pmos es la mitad de la nmos).