En una elección interesante del diseño, la caché de nivel 2 contenía suficiente lógica para el manejo de las operaciones de los semáforos (mecanismos de sincronización del kernel) sin molestar a la ALU.