Asignaciones condicionales en VHDL.