Esto causa un problema cuando se diseña un CPU que usa "pipeline" de instrucciones y soporta instrucciones con efecto colateral.