Esta técnica reduce las capacidades parásitas de los circuitos fabricados, reduce el riesgo de enclavamiento en los circuitos lógicos CMOS, y mejora la escalabilidad de los circuitos integrados.