El acceso a la celda es controlado por un bus de control (WL en la figura), que controla los dos transistores de "acceso" M y M, quienes controlan si la celda debe ser conectada a los buses BL y BL.