El objetivo de Verilog era ser un lenguaje de modelado de hardware.