A continuación se muestra una serie de ejemplos diseñados en "Verilog".