Un solo chip NAND es relativamente lento, dado que la interfaz de entrada y salida es de 8 o 16 bits asíncrona y también por la latencia adicional de las operaciones básicas de E/S (típica de los SLC NAND, aproximadamente 25 μs para buscar una página de 4 KiB de la matriz en el búfer de E/S en una lectura, aproximadamente 250 μs para una página de 4 KiB de la memoria intermedia de E/S a la matriz de la escritura y sobre 2 ms para borrar un bloque de 256 KiB).