Esta estructura de bus único tiene como inconveniente el que una orden de transferencia de datos entre periféricos de dos canales distintos puede interferir con la captación de una instrucción de la memoria principal por partes del procesador.