Uno de los aspectos más destacados y frecuentes en los diseños Verilog, es la realización de máquinas de estados.