En VHDL es más conveniente ver a la entidad como una caja negra con cables para las entradas y salidas.