En esta sección se verá como interpreta algunas instrucciones en VHDL las herramientas de síntesis.